PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2003-069546 (43)Date of publication of application : 07.03.2003

(51)Int.Cl. **H04L 7/10**

H04B 7/26 H04J 11/00

(21)Application number: 2002-050819 (71)Applicant: SONY CORP

(22)Date of filing: 27.02.2002 (72)Inventor: WAKAMATSU MASATAKA

(30)Priority


Priority number: 2001182548 Priority date: 15.06.2001 Priority country: JP

(54) DEMODULATION TIMING GENERATION CIRCUIT AND DEMODULATOR

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a demodulation timing generation circuit, which can generate the timing for demodulation of received data in a high precision and accuracy fashion even in various reception situation, and a demodulator using the circuit.

SOLUTION: AGC (automatic gain control) control and frequency offset correction are conducted by a burst detection unit 109 and an amplification gain control unit 111 using a synchronization training signal (burst signal) appended at the beginning of a received signal (packet), and subsequently a detection window period for cross-correlation detection is provided, and peak detection of cross-correlation is conducted within the detection window DW by a timing control unit 110, and data corresponding to the peak location is loaded into a counter 11003, which counts a OFDM symbol section at the last part (back end) of the window. According to this arrangement, an optimal FFT timing can be set, regardless of the situation of transmission paths.



(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特期2003-69546 (P2003-69546A)

(43)公開日 平成15年3月7日(2003.3.7)

(51) Int.Cl.7		識別記号	ΡI		Ť	マコード(参考)
H04L	7/10		H04L	7/10		5 K O 2 2
H04B	7/26		H04J	11/00	Z	5 K O 4 7
H 0 4 J	11/00		H04B	7/26	N	5 K O 6 7

審査請求 未請求 請求項の数61 OL (全 35 頁)


(21)出願番号	特顧2002-50819(P2002-50819)	(71)出顧人 000002185
		ソニー株式会社
(22)出顧日	平成14年2月27日(2002.2.27)	東京都品川区北品川6丁目7番35号
/mm/ training train	, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	(72)発明者 若松 正孝
		(14)元为有 石松 正子
(31)優先権主張番号	特膜2001-182548 (P2001-182548)	東京都品川区北品川6丁目7番35号 ソニ
(32)優先日	平成13年6月15日(2001.6.15)	一株式会社内
(33)優先権主張国	日本 (JP)	(74)代理人 100094053
		弁理士 佐藤 隆久
		F ターム(参考) 5K022 DD01 DD13 DD17 DD23 DD33
		DD42
		5K047 AAO3 BB01 HH15 HH53 JJ02
		5K067 AA21 BB02 BB21 DD25 EE02
		EE10 EE16 EE72

(54) 【発明の名称】 復嗣タイミング生成回路および復調装置

(57)【要約】

【課題】様々な受信状況下にあっても、受信データを復調するためのタイミングを高精度で正確に生成できる復調タイミング生成回路およびそれを用いた復調装置を提供する。

【解決手段】バースト検出部109 および増幅利得制御部111により受信信号(パケット)の先頭に付加されている同期用のトレーニング信号(パースト信号)を用いてAGC制御と周波数オフセット補正を行い、引き続いて相互相関検出用の検出ウィンドウ期間を設けて、タイミング制御部110で検出ウィンドウの最後部(後方端)においてOFDMシンボル区間をカウントするカウンタ11003にピーク位置に対応したデータをロードする。これにより伝送路の状況によらずに、最適なFFTタイミングを設定することが可能となる。



【特許請求の範囲】

【請求項 1 】 データシンボルの先頭部に同期用トレー ニング信号としてのバースト部が付加された受信信号の 復調を開始するためのタイミング信号を生成する復調タ イミング生成同路であって、

上記受信信号の上記バースト部における相関演算を行う バースト検出部と、

上記相関演算結果に基づいて検出ウィンドウを設定し、 当該検出ウィンドウ期間内における相関電力のビークお よび当該ピーク位置を検出するピーク位置検出部と、 上記ピーク位置検出部で検出されたピーク位置から所定 時間経過後に、上記タイミング信号を出力する出力部と を有する復調タイミング生成回路。

【請求項2】 上記相関結果のピーク検出のためのウィ ンドウ幅は可変であり、受信状況に応じた幅に設定され る請求項1記載の復調タイミング生成回路。

【請求項3】 上記ピーク位置検出部は、検出する相関 値に下限を設け、相関値が当該下限よりも小さい場合に は、ピーク検出とみなさない請求項1記載の復調タイミ ング生成回路。

【請求項4】 上記バースト検出部は、相互相関演算を 行い、

上記ピーク位置検出部は、相互相関電力のピークおよび 当該ピーク位置を検出する請求項1記載の復調タイミン グ生成回路。

【請求項5】 上記バースト検出部は、自己相関演算お よび相互相関演算を行い、

上記ピーク位置検出部は、自己相関演算結果に基づいて 検出ウィンドウを設定し、当該検出ウィンドウ期間内に おける相互相関電力のビークおよび当該ビーク位置を検 30 出する請求項1記載の復調タイミング生成回路。

【請求項6】 データシンボルの先頭部に同期用トレー ニング信号としてのバースト部が付加された受信信号の 復調を開始するためのタイミング信号を生成する復調タ イミング生成回路であって、

上記受信信号の上記バースト部における相関演算を行う バースト検出部と、

上記相関演算結果に基づいて検出ウィンドウを設定し、 当該検出ウィンドウ期間内における相関電力のビークお よび当該ビーク位置を検出するビーク位置検出部と、 上記シンボル区間をカウントするカウンタであって、ブ リセットされたタイミングデータ値をカウントすると上 記タイミング信号を出力するカウンタと、

上記ピーク位置検出部で検出されたピーク位置に対応し たタイミングデータを上記カウンタにブリセットする位 置タイミング変換部とを有する復調タイミング生成回 路。

【請求項7】 上記位置タイミング変換部は、検出ウィ ンドウの後方端とピーク位置の相対的な関係に基づいた タイミングデータを生成し、上記カウンタにプリセット 50 グ生成回路。

する請求項6記載の復調タイミング生成回路。

【請求項8】 上記ピーク位置検出部は、ピーク検出 を、以前の出力の最大値と今回の相関入力の大小比較に より行い、最大値が得られたウィンドウ内のタイミング を記憶することで、検出ウィンドウの最後部でビーク位 置を確定させる請求項6記載の復調タイミング生成回 路.

【請求項9】 上記ピーク位置検出部は、ピーク検出 を、以前の出力の最大値と今回の相関入力の大小比較に 10 より行い、最大値が得られたウィンドウ内のタイミング を記憶することで、検出ウィンドウの最後部でビーク位 置を確定させる請求項7記載の復調タイミング生成回 路。

【請求項10】 上記カウンタは、一度プリセットされ ると、循環的に1シンボルをカウントし、毎シンボル毎 に一定のタイミングで上記タイミング信号を出力する請 求項6記載の復調タイミング生成回路。

【請求項11】 上記カウンタは、一度プリセットされ ると、循環的に 1 シンボルをカウントし、毎シンボル毎 に一定のタイミングで上記タイミング信号を出力する請 20 求項7記載の復調タイミング生成回路。

【請求項12】 上記カウンタはダウンカウンタであ り、

上記位置タイミング変換部は、上記カウンタが0までカ ウントダウンした後のロードデータ値を変更する請求項 6記載の復調タイミング生成回路。

【請求項13】 上記カウンタはダウンカウンタであ

上記位置タイミング変換部は、上記カウンタが0までカ ウントダウンした後のロードデータ値を変更する請求項 7記載の復調タイミング生成回路。

【請求項14】 上記相関結果のビーク検出のためのウ ィンドウ幅は可変であり、受信状況に応じた幅に設定さ れる請求項6記載の復調タイミング生成回路。

上記相関結果のピーク検出のためのウ 【請求項15】 ィンドウ幅は可変であり、受信状況に応じた幅に設定さ れる請求項7記載の復調タイミング生成回路。

【請求項16】 上記ピーク位置検出部は、検出する相 関値に下限を設け、相関値が当該下限よりも小さい場合 40 には、ピーク検出とみなさない請求項6記載の復調タイ ミング生成回路。

【請求項17】 上記ピーク位置検出部は、検出する相 関値に下限を設け、相関値が当該下限よりも小さい場合 には、ピーク検出とみなさない請求項7記載の復調タイ ミング生成回路。

【請求項18】 上記バースト検出部は、相互相関演算 を行い、

上記ピーク位置検出部は、相互相関電力のピークおよび 当該ピーク位置を検出する請求項6記載の復調タイミン

【請求項19】 上記パースト検出部は、相互相関演算を行い。

上記ピーク位置検出部は、相互相関電力のピークおよび 当該ピーク位置を検出する請求項7記載の復調タイミン グ生成回路。

【請求項20】 上記バースト検出部は、自己相関演算 および相互相関演算を行い、

上記ピーク位置検出部は、自己相関演算結果に基づいて たき 検出ウィンドウを設定し、当該検出ウィンドウ期間内に 置き おける相互相関電力のピークおよび当該ピーク位置を検 10 路。 出する請求項6記載の復調タイミング生成回路。 【記

【請求項21】 上記バースト検出部は、自己相関演算 および相互相関演算を行い、

上記ピーク位置検出部は、自己相関演算結果に基づいて 検出ウィンドウを設定し、当該検出ウィンドウ期間内に おける相互相関電力のピークおよび当該ピーク位置を検 出する請求項7記載の復調タイミング生成回路。

【請求項22】 データシンボルの先頭部に少なくとも プリアンブル信号および当該プリアンブル信号に後続す るリファレンス信号を含むバースト部が付加された受信 20 信号の復調を開始するためのタイミング信号を生成する 復調タイミング生成回路であって、

上記受信信号の上記バースト部の前半部であるブリアンブル信号部分で自己相関演算を行い、後半部であるリファレンス信号部分で相互相関演算を行うバースト検出部と、

上記自己相関演算結果に基づいて検出ウィンドウを設定 し、当該検出ウィンドウ期間内における上記相互相関電 力のピークおよび当該ピーク位置を検出するピーク位置 検出部と、

上記ピーク位置検出部で検出されたピーク位置から所定時間経過後に、上記タイミング信号を出力する出力部と を有する復調タイミング生成回路。

【請求項23】 上記相互相関結果のビーク検出のためのウィンドウ幅は可変であり、受信状況に応じた幅に設定される請求項22記載の復調タイミング生成回路。

【請求項24】 上記ピーク位置検出部は、検出する相互相関値に下限を設け、相互相関値が当該下限よりも小さい場合には、ピーク検出とみなさない請求項22記載の復調タイミング生成回路。

【請求項25】 データシンボルの先頭部に少なくとも ブリアンブル信号および当該ブリアンブル信号に後続す るリファレンス信号を含むバースト部が付加された受信 信号の復調を開始するためのタイミング信号を生成する 復調タイミング生成回路であって、

上記受信信号の上記バースト部の前半部であるプリアン ブル信号部分で自己相関演算を行い、後半部であるリファレンス信号部分で相互相関演算を行うバースト検出部 と、

上記自己相関演算結果に基づいて検出ウィンドウを設定 50 定される請求項26記載の復調タイミング生成回路。

し、当該検出ウィンドウ期間内における上記相互相関電力のピークおよび当該ピーク位置を検出するピーク位置 検出部と、

上記シンボル区間をカウントするカウンタであって、プリセットされたタイミングデータ値をカウントすると上記タイミング信号を出力するカウンタと、

上記ピーク位置検出部で検出されたピーク位置に対応したタイミングデータを上記カウンタにプリセットする位置タイミング変換部とを有する復調タイミング生成回路。

【請求項26】 上記位置タイミング変換部は、検出ウィンドウの後方端とピーク位置の相対的な関係に基づいたタイミングデータを生成し、上記カウンタにブリセットする請求項25記載の復調タイミング生成回路。

【請求項27】 上記ピーク位置検出部は、ピーク検出を、以前の出力の最大値と今回の相互相関入力の大小比較により行い、最大値が得られたウィンドウ内のタイミングを記憶することで、検出ウィンドウの最後部でピーク位置を確定させる請求項25記載の復調タイミング生成回路。

【請求項28】 上記ビーク位置検出部は、ビーク検出を、以前の出力の最大値と今回の相互相関入力の大小比較により行い、最大値が得られたウィンドウ内のタイミングを記憶することで、検出ウィンドウの最後部でビーク位置を確定させる請求項26記載の復調タイミング生成回路。

【請求項29】 上記カウンタは、一度ブリセットされると、循環的に1シンボルをカウントし、毎シンボル毎 に一定のタイミングで上記タイミング信号を出力する請 求項25記載の復調タイミング生成回路。

【請求項30】 上記カウンタは、一度プリセットされると、循環的に1シンボルをカウントし、毎シンボル毎に一定のタイミングで上記タイミング信号を出力する請求項26記載の復調タイミング生成回路。

【請求項31】 上記カウンタはダウンカウンタであ n

上記位置タイミング変換部は、上記カウンタが0までカウントダウンした後のロードデータ値を変更する請求項25記載の復調タイミング生成回路。

40 【請求項32】 上記カウンタはダウンカウンタであ

上記位置タイミング変換部は、上記カウンタが0までカウントダウンした後のロードデータ値を変更する請求項26記載の復調タイミング生成回路。

【請求項33】 上記相互相関結果のピーク検出のためのウィンドウ幅は可変であり、受信状況に応じた幅に設定される請求項25記載の復調タイミング生成回路。

【請求項34】 上記相互相関結果のビーク検出のためのウィンドウ幅は可変であり、受信状況に応じた幅に設定される請求項9名記載の復興タイミング供助回路

4

5

【請求項35】 上記ピーク位置検出部は、検出する相互相関値に下限を設け、相関値が当該下限よりも小さい場合には、ピーク検出とみなさない請求項25記載の復調タイミング生成回路。

【請求項36】 上記ピーク位置検出部は、検出する相互相関値に下限を設け、相互相関値が当該下限よりも小さい場合には、ピーク検出とみなさない請求項26記載の復調タイミング生成回路。

【請求項37】 データシンボルの先頭部に同期用トレーニング信号としてのバースト部が付加されたフレーム 10 同期信号を有する受信信号の復調を開始するためのタイミング信号を生成する復調タイミング生成回路であって、

上記フレーム同期信号の上記バースト部における相関演算を行うバースト検出部と、

期待タイミングを中心として設定した検出ウィンドウ内で、かつ検出しきい値を超えたものにつき上記バースト検出部による相関電力のビーク検出を行い、期待タイミングとビーク検出位置とのずれ量を示す信号を出力するビーク検出回路と、

基準クロックによってフレーム周期をカウントするカウンタであって、セットされるカウント値を動作周期とし、この動作周期に基づいて、上記ピーク検出回路に指示する検出ウィンドウの窓タイミングを生成し、セットされたカウント値に基づく期待タイミングに応じたタイミングで上記タイミング信号を出力するように指示するフレーム周期カウンタと、

上記ピーク検出回路によるフレーム同期のピーク検出結果とフレーム周期カウンタによる同期検出の期待タイミングのずれを平均化し、その結果を補正値として出力す 30 る平均化回路と、

上記平均化回路による補正値をもって補正した周期を上 記カウント値として上記フレーム周期カウンタにセット する補正値セット回路とを有する復調タイミング生成回 路。

【請求項38】 上記ピーク検出回路は、検出ウィンドウ内でピーク検出を行った場合に、そのピーク値が検出しきい値を超えていない場合には相関は未検出と判定してずれ量を示す信号を平均化回路に出力しない請求項37記載の復調タイミング生成回路。

【請求項39】 上記ピーク検出回路は、最初にフレーム同期を引き込む場合には、検出ウィンドウを常に開けた状態で相関ピーク検出を行い、最初に検出しきい値を超えた時点を同期検出とみなす請求項37記載の復調タイミング生成回路。

【請求項40】 ビーク検出回路の出力信号を受けて同期検出が行われたか否かを判定し、同期検出が行われた場合に、ピーク検出回路の出力信号によりフレーム周期カウンタの同期検出の期待タイミングのカウント値としてセットさせる同期判定回路を有する請求項39記載の 50

復調タイミング生成回路。

【請求項41】 上記平均化回路は、積分回路を含み、出力のうちある範囲の上位ビット(整数部)を第1の補正値として、この上位ビットを差し引いた下位ビット(小数部)部分は符号を含めて積算回路によって毎フレームごとに積算し、そのキャリィ周期に対応して第1の補正値に対してさらに第2の補正値を加えて上記補正値として補正値セットに出力する請求項37記載の復調タイミング生成回路。

【請求項42】 上記バースト検出部は、上記受信信号の上記バースト部の後半部であるリファレンス信号部分で相互相関演算を行う請求項37記載の復調タイミング生成回路。

【請求項43】 データシンボルの先頭部に同期用トレーニング信号としてのバースト部が付加された受信信号を復調する復調装置であって、

上記受信信号の上記バースト部における相関演算を行う バースト検出部と、

上記相関演算結果に基づいて検出ウィンドウを設定し、 当該検出ウィンドウ期間内における相関電力のビークお よび当該ビーク位置を検出するビーク位置検出部と、 上記ピーク位置検出部で検出されたピーク位置から所定 時間経過後に、タイミング信号を出力する出力部と、 上記出力部から出力されたタイミング信号を受けて上記 受信号を離散フーリエ変換して復調する復調部とを有 する復調装置。

【請求項44】 入力した受信信号レベルを利得制御信号に応じた利得をもって増幅し上記バースト検出部および復調部に出力する自動利得制御増幅部を有し、

上記バースト検出部は、増幅された受信信号の相関演算 に基づいてバースト検出を行いバースト同期検出信号を 出力し、

上記バースト検出部によるバースト同期検出信号を受けて受信信号電力値に応じた利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部をさらに含む請求項43記載の復調装置。

【請求項45】 上記受信信号は、直交周波数分割多重 変調方式に基づいて変調されている請求項43記載の復 調装置。

【請求項46】 データシンボルの先頭部に同期用トレーニング信号としてのバースト部が付加された受信信号を復調する復調装置であって、

上記受信信号の上記パースト部における相関演算を行う パースト検出部と、

上記相関演算結果に基づいて検出ウィンドウを設定し、 当該検出ウィンドウ期間内における相関電力のビークお よび当該ビーク位置を検出するビーク位置検出部と、 上記シンボル区間をカウントするカウンタであって、ブ

リセットされたタイミングデータ値をカウントするとタ

イミング信号を出力するカウンタと、

上記ピーク位置検出部で検出されたピーク位置に対応し たタイミングデータを上記カウンタにプリセットする位 置タイミング変換部と、

上記カウンタから出力されたタイミング信号を受けて上 記受信信号を離散フーリエ変換して復調する復調部とを 有する復調装置。

【請求項47】 入力した受信信号レベルを利得制御信 号に応じた利得をもって増幅し上記バースト検出部およ び復調部に出力する自動利得制御増幅部を有し、

上記バースト検出部は、増幅された受信信号の相関演算 に基づいてバースト検出を行いバースト同期検出信号を 出力し、

上記バースト検出部によるバースト同期検出信号を受け て受信信号電力値に応じた利得をもって増幅するように 上記利得制御信号を上記自動利得制御増幅部に出力する 増幅利得制御部をさらに含む請求項46記載の復調装 置。

【請求項48】 上記受信信号は、直交周波数分割多重 変調方式に基づいて変調されている請求項46記載の復 20 調装置。

【請求項49】 データシンボルの先頭部に少なくとも ブリアンブル信号および当該プリアンブル信号に後続す るリファレンス信号を含むバースト部が付加された受信 信号を復調する復調装置であって、

上記受信信号の上記バースト部の前半部であるプリアン ブル信号部分で自己相関演算を行い、後半部であるリフ ァレンス信号部分で相互相関演算を行うバースト検出部 Ł.

上記自己相関演算結果に基づいて検出ウィンドウを設定 30 し、当該検出ウィンドウ期間内における上記相互相関電 力のピークおよび当該ピーク位置を検出するピーク位置 検出部と、

上記ビーク位置検出部で検出されたビーク位置から所定 時間経過後に、タイミング信号を出力する出力部と、

上記出力部から出力されたタイミング信号を受けて上記 受信信号を離散フーリエ変換して復調する復調部とを有 する復調装置。

【請求項50】 入力した受信信号レベルを利得制御信 号に応じた利得をもって増幅し上記バースト検出部およ び復調部に出力する自動利得制御増幅部を有し、

上記バースト検出部は、増幅された受信信号の相関演算 に基づいてバースト検出を行いバースト同期検出信号を

上記バースト検出部によるバースト同期検出信号を受け て受信信号電力値に応じた利得をもって増幅するように 上記利得制御信号を上記自動利得制御増幅部に出力する 増幅利得制御部をさらに含む請求項49記載の復調装 置。

変調方式に基づいて変調されている請求項49記載の復 調装層。

【請求項52】 データシンボルの先頭部に少なくとも ブリアンブル信号および当該ブリアンブル信号に後続す るリファレンス信号を含むバースト部が付加された受信 信号を復調する復調装置であって、

上記受信信号の上記バースト部の前半部であるプリアン ブル信号部分で自己相関演算を行い、後半部であるリフ ァレンス信号部分で相互相関演算を行うバースト検出部 10 と、

上記自己相関演算結果に基づいて検出ウィンドウを設定 し、当該検出ウィンドウ期間内における上記相互相関電 力のビークおよび当該ビーク位置を検出するビーク位置 検出部と、

上記シンボル区間をカウントするカウンタであって、プ リセットされたタイミングデータ値をカウントするとタ イミング信号を出力するカウンタと、

上記ピーク位置検出部で検出されたピーク位置に対応し たタイミングデータを上記カウンタにプリセットする位 置タイミング変換部と、

上記カウンタから出力されたタイミング信号を受けて上 記受信信号を離散フーリエ変換して復調する復調部とを 有する復調装置。

【請求項53】 入力した受信信号レベルを利得制御信 号に応じた利得をもって増幅し上記バースト検出部およ び復調部に出力する自動利得制御増幅部を有し、

上記バースト検出部は、増幅された受信信号の相関演算 に基づいてバースト検出を行いバースト同期検出信号を 出力し、

上記バースト検出部によるバースト同期検出信号を受け て受信信号電力値に応じた利得をもって増幅するように 上記利得制御信号を上記自動利得制御増幅部に出力する 増幅利得制御部をさらに含む請求項52記載の復調装 置。

【請求項54】 上記受信信号は、直交周波数分割多重 変調方式に基づいて変調されている請求項52記載の復 調装置。

【請求項55】 データシンボルの先頭部に同期用トレ ーニング信号としてのバースト部が付加されたフレーム 40 同期信号を有する受信信号の復調を開始するためのタイ ミング信号を生成する復調装置であって、

上記フレーム同期信号の上記バースト部における相関演 算を行うバースト検出部と、

期待タイミングを中心として設定した検出ウィンドウ内 で、かつ検出しきい値を超えたものにつき上記バースト 検出部による相関電力のピーク検出を行い、期待タイミ ングとピーク検出位置とのずれ量を示す信号を出力する ビーク検出回路と、

基準クロックによってフレーム周期をカウントするカウ 【請求項51】 上記受信信号は、直交周波数分割多重 50 ンタであって、セットされるカウント値を動作周期と

し、との動作周期に基づいて、上記ピーク検出回路に指示する検出ウィンドウの窓タイミングを生成し、セットされたカウント値に基づく期待タイミングに応じたタイミングで上記タイミング信号を出力するように指示するフレーム周期カウンタと、

上記ピーク検出回路によるフレーム同期のピーク検出結果とフレーム周期カウンタによる同期検出の期待タイミングのずれを平均化し、その結果を補正値として出力する平均化回路と、

上記平均化回路による補正値をもって補正した周期を上 10 記カウント値として上記フレーム周期カウンタにセット する補正値セット回路と、

上記フレーム周期カウンタカウンタから出力された指示 の応じたタイミング信号を受けて上記受信信号を離散フ ーリエ変換して復調する復調部とを有する復調装置。

【請求項56】 上記ビーク検出回路は、検出ウィンドウ内でピーク検出を行った場合に、そのビーク値が検出しきい値を超えていない場合には相関は未検出と判定してずれ量を示す信号を平均化回路に出力しない請求項55記載の復調装置。

【請求項57】 上記ピーク検出回路は、最初にフレーム同期を引き込む場合には、検出ウィンドウを常に開けた状態で相関ピーク検出を行い、最初に検出しきい値を超えた時点を同期検出とみなす請求項55記載の復調装置。

【請求項58】 ビーク検出回路の出力信号を受けて同期検出が行われたか否かを判定し、同期検出が行われた場合に、ビーク検出回路の出力信号によりフレーム周期カウンタの同期検出の期待タイミングのカウント値としてセットさせる同期判定回路を有する請求項57記載の復調装置。

【請求項59】 上記平均化回路は、積分回路を含み、出力のうちある範囲の上位ビット(整数部)を第1の補正値として、この上位ビットを差し引いた下位ビット(小数部)部分は符号を含めて積算回路によって毎フレームごとに積算し、そのキャリィ周期に対応して第1の補正値に対してさらに第2の補正値を加えて上記補正値として補正値セットに出力する請求項55記載の復調装置。

【請求項60】 上記バースト検出部は、上記受信信号の上記バースト部の後半部であるリファレンス信号部分で相互相関演算を行う請求項55記載の復調装置。

【請求項61】 上記受信信号は、直交周波数分割多重 変調方式に基づいて変調されている請求項55記載の復 調装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、無線通信システム の受信機等に適用される復調タイミング生成回路および 復調装置に係り、特に、たとえば直交周波数分割多重 (OFDM: Orthogonal Frequency Division Multiple xing) 変調方式で変調され、との変調パケット信号の先頭にプリアンブル信号を含むパースト信号が付加された無線信号を受信する無線通信システム等に適用される復

10

調タイミング生成回路および復調装置に関するものである。

[0002]

【従来の技術】OFDM変調方式は、一次変調(QPSK, 16ASAM等)を行った送信信号シンボルを、2のn乗個まとめて逆フーリエ変換することで、周波数軸上にそれぞれ直交する2のn乗本のサブキャリアを構成する変調方式である。

【0003】このようなOFDM変調方式を採用した無線通信システムでは、送信側では、送信データをシリアル・パラレル変換し、逆高速離散フーリエ変換(1FFT)を行うことで直交する多数のサブキャリアの一括変調を行う。送信側では、このようにIFFT処理されたフレーム構造を有する変調信号の先頭にブリアンブル信号と呼ばれる同期用トレーニング信号であるバースト信号を付加して送信している。そして、受信側では、このブリアンブル信号を用いて自動利得制御(AGC:Automatic Gain Control)、周波数オフセット補正、FFT(Fast Fourier Transform:高速離散フーリエ変換)タイミング生成などが行われ、生成されたFFTタイミングに基づいてFFT演算が行われる。

【0004】なお、無線通信システムの受信装置においては、受信信号レベルをA/Dコンパータのダイナミックレンジ内に調整する必要があるととから、受信信号レベルをA/Dコンバータのダイナミックレンジ内に調整するための回路として、AGC回路が搭載されている。AGC回路は、バースト信号の期間内にタイミング同期をとる一方、バースト信号の受信レベルに基づいて増幅利得の制御を行う。

【0005】また、OFDM変調方式を採用した無線通信システムの受信装置においては、受信シンボルに対してFFT処理を行うタイミングを最適化することが必要である。FFTタイミングのずれは、シンボル間干渉(ISI)やシンボルの回転につながり、受信性能の劣化につながるからである。

40 【0006】このFFTタイミングは、上述した送信データの先頭に付加されたプリアンブルと呼ばれるバースト信号(トレーニング信号)を利用して設定される。従来は、このプリアンブル部で自己相関または相互相関回路を用い、相関結果があるしきい値を越えた時点を基準にFFTタイミングを設定していた。

[0007]

30

【発明が解決しようとする課題】ところで、自己相関は、プリアンブル部に含まれる繰り返し信号間の相関を求めるものである。一方、相互相関は、あらかじめ既知 のデータ列と入力のデータ列の相関を取るものである。

ー グ生成回路およびそれを用いた復調装置を提供すること

一般的に自己相関は反射やフェーディングに強い反面、 プリアンブル以外のデータや雑音でも相関を示してしま うという弱点がある。一方、相互相関は雑音や無関係な データに対して相関を検出しないが、大きな受信周波数 のずれ、反射やフェーディングなどで受信波形が変化す ると、相関のビークが小さくなる傾向がある。

【0008】このように、自己相関や相互相関は伝送路での反射やS/Nなどの影響を受けるため、上述したFFTタイミングの生成にしきい値を用いる方法では、様々な伝送条件で共通に使える低めのしきい値を設定しな 10ければならず、正確なタイミングを検出することが困難であるという不利益があった。

【0009】また、近年標準化された5GHz帯を使用するワイヤレスLANシステムのうち、Wireless1394やHiperLAN/2では、時間分割多重(TDMA: Time Division Multiple Access)が採用されている。

【0010】TDMA無線通信システムでは、フレーム 同期は最も基本的な項目であるが、以下のような課題が ある。

【0011】1)無線通信では、上述したフェーディングの発生等、伝送路の状態の影響で毎フレーム同期検出できるとは限らない。

【0012】2)上記の5 GH z 帯のシステムでは、システムを安価にするため、温度補償付の高精度な水晶発振器TCXOではなくクリスタルの使用を前提としている。このため、基地局と移動局の基準周波数のずれは最大40ppmになる。これは、10万クロックで4クロック分ずれることを意味する。フレーム周期にもよるが、このずれをうまく補正しないと簡単にフレーム同期 30が外れてしまう。

【0013】3)フレーム同期が外れると、再度同期が取れるまで通常数フレーム以上かかることから、その間、大量のデータの送受信が途絶える。ベストエフォートシステムでは再送すればよいが、ある程度QoS(Quality of Service)を保証したい場合には、致命的な問題となる。

【0014】4)Wireless1394システムでは、Wirel394システムとの接続により、さらに大きなばらつき(100ppm)をもったシステムに同 40期する必要があり、追従性のよいフレーム同期システムが必要である。

【0015】本発明の第1の目的は、様々な受信状況下にあっても、受信データを復調するためのタイミングを高精度で正確に生成できる復調タイミング生成回路およびそれを用いた復調装置を提供することにある。

【0016】本発明の第2の目的は、伝送路の状態が安定でない状況下において、一度確立したフレーム同期を安定に保ち続けることができ、データの送受信が途絶えることを防止でき、追従性と安定度の高い復調タイミン 50

[0017]

にある。

【課題を解決するための手段】上記目的を達成するため、本発明の第1の観点は、データシンボルの先頭部に同期用トレーニング信号としてのバースト部が付加された受信信号の復調を開始するためのタイミング信号を生成する復調タイミング生成回路であって、上記受信信号の上記バースト部における相関演算を行うバースト検出部と、上記相関演算結果に基づいて検出ウィンドウを設定し、当該検出ウィンドウ期間内における相関電力のビークおよび当該ビーク位置を検出するビーク位置検出部と、上記ピーク位置検出部で検出されたビーク位置から所定時間経過後に、上記タイミング信号を出力する出力部とを有する。

【0018】また、本発明の第1の観点では、上記相関結果のピーク検出のためのウィンドウ幅は可変であり、 受信状況に応じた幅に設定される。

【0019】また、本発明の第1の観点では、上記ビー 20 ク位置検出部は、検出する相関値に下限を設け、相関値 が当該下限よりも小さい場合には、ビーク検出とみなさ ない。

【0020】また、本発明の第1の観点では、上記バースト検出部は、相互相関演算を行い、上記ピーク位置検 出部は、相互相関電力のピークおよび当該ピーク位置を 検出する。

【0021】また、本発明の第1の観点では、上記バースト検出部は、自己相関演算および相互相関演算を行い、上記ピーク位置検出部は、自己相関演算結果に基づいて検出ウィンドウを設定し、当該検出ウィンドウ期間内における相互相関電力のピークおよび当該ピーク位置を検出する。

【0022】本発明の第2の観点は、データシンボルの 先頭部に同期用トレーニング信号としてのバースト部が 付加された受信信号の復調を開始するためのタイミング 信号を生成する復調タイミング生成回路であって、上記 受信信号の上記パースト部における相関演算を行うバースト検出部と、上記相関演算結果に基づいて検出ウィンドウを設定し、当該検出ウィンドウ期間内における相関 電力のピークおよび当該ピーク位置を検出するピーク位 置検出部と、上記シンボル区間をカウントするカウンタ であって、ブリセットされたタイミングデータ値をカウントすると上記タイミング信号を出力するカウンタントすると上記タイミング信号を出力するカウンタにプリセットする位置タイミングデータを上記カウンタにプリセットする位置タイミング変換部とを有する。

【0023】また、本発明の第2の観点では、上記位置 タイミング変換部は、検出ウィンドウの後方端とピーク 位置の相対的な関係に基づいたタイミングデータを生成 し、上記カウンタにプリセットする。

【0024】また、本発明の第2の観点では、上記ビーク位置検出部は、ビーク検出を、以前の出力の最大値と今回の相関入力の大小比較により行い、最大値が得られたウィンドウ内のタイミングを記憶することで、検出ウィンドウの最後部でビーク位置を確定させる。

13

【0025】また、本発明の第2の観点では、上記カウンタは、一度プリセットされると、循環的に1シンボルをカウントし、毎シンボル毎に一定のタイミングで上記タイミング信号を出力する。

【0026】また、本発明の第2の観点では、上記カウンタはダウンカウンタであり、上記位置タイミング変換部は、上記カウンタが0までカウントダウンした後のロードデータ値を変更する。

【0027】また、本発明の第2の観点では、上記相関 結果のピーク検出のためのウィンドウ幅は可変であり、 受信状況に応じた幅に設定される。

【0028】また、本発明の第2の観点では、上記ピーク位置検出部は、検出する相関値に下限を設け、相関値が当該下限よりも小さい場合には、ピーク検出とみなさない。

【0029】また、本発明の第2の観点では、上記バースト検出部は、相互相関演算を行い、上記ピーク位置検 出部は、相互相関電力のピークおよび当該ピーク位置を 検出する。

【0030】また、本発明の第2の観点では、上記バースト検出部は、自己相関演算および相互相関演算を行い、上記ピーク位置検出部は、自己相関演算結果に基づいて検出ウィンドウを設定し、当該検出ウィンドウ期間内における相互相関電力のピークおよび当該ピーク位置を検出する。

【0031】本発明の第3の観点は、データシンボルの 先頭部に少なくともブリアンブル信号および当該ブリア ンブル信号に後続するリファレンス信号を含むバースト 部が付加された受信信号の復調を開始するためのタイミ ング信号を生成する復調タイミング生成回路であって、 上記受信信号の上記バースト部の前半部であるブリアン ブル信号部分で自己相関演算を行い、後半部であるリファレンス信号部分で相互相関演算を行い、後半部であるリファレンス信号部分で相互相関演算を行うバースト検出部 と、上記自己相関演算結果に基づいて検出ウィンドウを 設定し、当該検出ウィンドウ期間内における上記相互相 関電力のピークおよび当該ピーク位置を検出するピーク 位置検出部と、上記ピーク位置検出部で検出されたピー ク位置から所定時間経過後に、上記タイミング信号を出 力する出力部とを有する。

【0032】また、本発明の第3の観点では、上記相互相関結果のピーク検出のためのウィンドウ幅は可変であり、受信状況に応じた幅に設定される。

【0033】また、本発明の第3の観点では、上記ビースト部における相関演算を行うバースト検出部と、期待 ク位置検出部は、検出する相互相関値に下限を設け、相タイミングを中心として設定した検出ウィンドウ内で、 互相関値が当該下限よりも小さい場合には、ビーク検出50かつ検出しきい値を超えたものにつき上記バースト検出

とみなさない。

【0034】本発明の第4の観点は、データシンボルの 先頭部に少なくともプリアンブル信号および当該プリア ンブル信号に後続するリファレンス信号を含むバースト 部が付加された受信信号の復調を開始するためのタイミ ング信号を生成する復調タイミング生成回路であって、 上記受信信号の上記バースト部の前半部であるプリアン ブル信号部分で自己相関演算を行い、後半部であるリフ ァレンス信号部分で相互相関演算を行うバースト検出部 10 と、上記自己相関演算結果に基づいて検出ウィンドウを 設定し、当該検出ウィンドウ期間内における上記相互相 関電力のビークおよび当該ビーク位置を検出するピーク 位置検出部と、上記シンボル区間をカウントするカウン タであって、プリセットされたタイミングデータ値をカ ウントすると上記タイミング信号を出力するカウンタ と、上記ピーク位置検出部で検出されたピーク位置に対 応したタイミングデータを上記カウンタにプリセットす る位置タイミング変換部とを有する。

【0035】また、本発明の第4の観点では、上記位置 20 タイミング変換部は、検出ウィンドウの後方端とピーク 位置の相対的な関係に基づいたタイミングデータを生成 し、上記カウンタにブリセットする。

【0036】また、本発明の第4の観点では、上記ピーク位置検出部は、ピーク検出を、以前の出力の最大値と今回の相互相関入力の大小比較により行い、最大値が得られたウィンドウ内のタイミングを記憶することで、検出ウィンドウの最後部でピーク位置を確定させる。

【0037】また、本発明の第4の観点では、上記カウンタは、一度プリセットされると、循環的に1シンボル30をカウントし、毎シンボル毎に一定のタイミングで上記タイミング信号を出力する。

【0038】また、本発明の第4の観点では、上記カウンタはダウンカウンタであり、上記位置タイミング変換部は、上記カウンタが0までカウントダウンした後のロードデータ値を変更する。

【0039】また、本発明の第4の観点では、上記相互 相関結果のピーク検出のためのウィンドウ幅は可変であ り、受信状況に応じた幅に設定される。

【0040】また、本発明の第4の観点では、上記ビーク位置検出部は、検出する相互相関値に下限を設け、相関値が当該下限よりも小さい場合には、ビーク検出とみなさない。

【0041】本発明の第5の観点は、データシンボルの 先頭部に同期用トレーニング信号としてのバースト部が 付加されたフレーム同期信号を有する受信信号の復調を 開始するためのタイミング信号を生成する復調タイミン グ生成回路であって、上記フレーム同期信号の上記バー スト部における相関演算を行うバースト検出部と、期待 タイミングを中心として設定した検出ウィンドウ内で、

16

部による相関電力のビーク検出を行い、期待タイミングとビーク検出位置とのずれ量を示す信号を出力するビーク検出回路と、基準クロックによってフレーム周期をカウントするカウンタであって、セットされるカウント値を動作周期とし、この動作周期に基づいて、上記ピーク検出回路に指示する検出ウィンドウの窓タイミングを生成し、セットされたカウント値に基づく期待タイミングにしたタイミングで上記タイミング信号を出力するように指示するフレーム周期カウンタと、上記ピーク検出回路によるフレーム同期のピーク検出結果とフレーム周期カウンタによる同期検出の期待タイミングのずれを平均化し、その結果を補正値として出力する平均化回路と、上記平均化回路による補正値をもって補正した周期を上記カウント値として上記フレーム周期カウンタにセットする補正値セット回路とを有する。

【0042】本発明の第5の観点では、上記ピーク検出 回路は、検出ウィンドウ内でピーク検出を行った場合 に、そのピーク値が検出しきい値を超えていない場合に は相関は未検出と判定してずれ量を示す信号を平均化回 路に出力しない。

【0043】本発明の第5の観点では、上記ピーク検出 回路は、最初にフレーム同期を引き込む場合には、検出 ウィンドウを常に開けた状態で相関ピーク検出を行い、 最初に検出しきい値を超えた時点を同期検出とみなす。 【0044】本発明の第5の観点では、ピーク検出回路 の出力信号を受けて同期検出が行われたか否かを判定 し、同期検出が行われた場合に、ピーク検出回路の出力 信号によりフレーム周期カウンタの同期検出の期待タイ ミングのカウント値としてセットさせる同期判定回路を 有する。

【0045】本発明の第5の観点では、上記平均化回路は、積分回路を含み、出力のうちある範囲の上位ビット(整数部)を第1の補正値として、この上位ビットを差し引いた下位ビット(小数部)部分は符号を含めて積算回路によって毎フレームごとに積算し、そのキャリィ周期に対応して第1の補正値に対してさらに第2の補正値を加えて上記補正値として補正値セットに出力する。

【0046】好適には、上記バースト検出部は、上記受信信号の上記バースト部の後半部であるリファレンス信号部分で相互相関演算を行う。

【0047】本発明の第6の観点は、データシンボルの 先頭部に同期用トレーニング信号としてのバースト部が 付加された受信信号を復調する復調装置であって、上記 受信信号の上記バースト部における相関演算を行うバー スト検出部と、上記相関演算結果に基づいて検出ウィン ドウを設定し、当該検出ウィンドウ期間内における相関 電力のピークおよび当該ピーク位置を検出するピーク位 電力のピークおよび当該ピーク位置を検出するピーク位 置検出部と、上記ピーク位置検出部で検出されたピーク 位置から所定時間経過後に、タイミング信号を出力する 出力部と、上記出力部から出力されたタイミング信号を 50 で復調する復調部とを有する。

受けて上記受信信号を離散フーリエ変換して復調する復調部とを有する。

【0048】本発明の第7の観点は、データシンボルの 先頭部に同期用トレーニング信号としてのバースト部が 付加された受信信号を復調する復調装置であって、上記 受信信号の上記バースト部における相関演算を行うバースト検出部と、上記相関演算結果に基づいて検出ウィンドウを設定し、当該検出ウィンドウ期間内における相関 電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、上記シンボル区間をカウントするカウンタであって、ブリセットされたタイミングデータ値をカウントするとタイミング信号を出力するカウンタと、上記 ビーク位置検出部で検出されたピーク位置に対応したタイミングデータを上記カウンタにブリセットする位置タイミング信号を関ウンタにブリセットする位置タイミング変換部と、上記カウンタから出力されたタイミング信号を受けて上記受信信号を離散フーリエ変換して 復調する復調部とを有する。

【0049】本発明の第8の観点は、データシンボルの 先頭部に少なくともブリアンブル信号および当該ブリア ンブル信号に後続するリファレンス信号を含むバースト 部が付加された受信信号を復調する復調装置であって、 上記受信信号の上記バースト部の前半部であるブリアン ブル信号部分で自己相関演算を行うバースト検出的 と、上記自己相関演算結果に基づいて検出ウィンドウを 設定し、当該検出ウィンドウ期間内における上記相互相 関電力のピークおよび当該ピーク位置を検出するピーク 位置検出部と、上記ピーク位置検出部で検出されたピーク位置から所定時間経過後に、タイミング信号を出力す る出力部と、上記出力部から出力されたタイミング信号 を受けて上記受信信号を離散フーリエ変換して復調する 復調部とを有する。

【0050】本発明の第9の観点は、データシンボルの 先頭部に少なくともプリアンブル信号および当該プリア ンブル信号に後続するリファレンス信号を含むバースト 部が付加された受信信号を復調する復調装置であって、 上記受信信号の上記バースト部の前半部であるプリアン ブル信号部分で自己相関演算を行い、後半部であるリフ ァレンス信号部分で相互相関演算を行うバースト検出部 40 と、上記自己相関演算結果に基づいて検出ウィンドウを 設定し、当該検出ウィンドウ期間内における上記相互相 関電力のピークおよび当該ピーク位置を検出するピーク 位置検出部と、上記シンボル区間をカウントするカウン タであって、プリセットされたタイミングデータ値をカ ウントするとタイミング信号を出力するカウンタと、上 記ピーク位置検出部で検出されたピーク位置に対応した タイミングデータを上記カウンタにプリセットする位置 タイミング変換部と、上記カウンタから出力されたタイ ミング信号を受けて上記受信信号を離散フーリエ変換し

【0051】また、本発明では、入力した受信信号レベ ルを利得制御信号に応じた利得をもって増幅し上記バー スト検出部および復調部に出力する自動利得制御増幅部 を有し、上記バースト検出部は、増幅された受信信号の 相関演算に基づいてバースト検出を行いバースト同期検 出信号を出力し、上記バースト検出部によるバースト同 期検出信号を受けて受信信号電力値に応じた利得をもっ て増幅するように上記利得制御信号を上記自動利得制御 増幅部に出力する増幅利得制御部をさらに含む。

17

【0052】また、本発明では、上記受信信号は、直交 10 周波数分割多重変調方式に基づいて変調されている。

【0053】本発明の第10の観点は、データシンボル の先頭部に同期用トレーニング信号としてのバースト部 が付加されたフレーム同期信号を有する受信信号の復調 を開始するためのタイミング信号を生成する復調装置で あって、上記フレーム同期信号の上記バースト部におけ る相関演算を行うバースト検出部と、期待タイミングを 中心として設定した検出ウィンドウ内で、かつ検出しき い値を超えたものにつき上記バースト検出部による相関 電力のピーク検出を行い、期待タイミングとピーク検出 20 位置とのずれ量を示す信号を出力するビーク検出回路 と、基準クロックによってフレーム周期をカウントする カウンタであって、セットされるカウント値を動作周期 とし、この動作周期に基づいて、上記ピーク検出回路に 指示する検出ウィンドウの窓タイミングを生成し、セッ トされたカウント値に基づく期待タイミングに応じたタ イミングで上記タイミング信号を出力するように指示す るフレーム周期カウンタと、上記ピーク検出回路による フレーム同期のピーク検出結果とフレーム周期カウンタ による同期検出の期待タイミングのずれを平均化し、そ の結果を補正値として出力する平均化回路と、上記平均 化回路による補正値をもって補正した周期を上記カウン ト値として上記フレーム周期カウンタにセットする補正 値セット回路と、上記フレーム周期カウンタカウンタか ち出力された指示の応じたタイミング信号を受けて上記 受信信号を離散フーリエ変換して復調する復調部とを有 する。

【0054】本発明によれば、増幅利得制御部より利得 制御信号が自動利得制御増幅部に出力されて、自動利得 制御増幅部の増幅利得が所定の利得に設定される。との 40 状態において、受信信号の入力待ち状態となる。このよ うな状態において、まず、受信信号が自動利得制御増幅 部に入力される。そして、バースト検出部において、通 信システムの定めた周期のバースト信号の検出が行わ れ、まず、自己相関演算に基づいてブリアンブル信号が 検出され、検出したことを示すバースト同期検出信号が 生成されて、増幅利得制御部に出力される。

【0055】増幅利得制御部では、バースト検出部によ るバースト同期検出信号を受けて、受信信号電力値に基 づいて利得が計算されて、利得制御信号が計算値に設定 50 バータ(ADC)103、ディジタル/アナログ(D/

される。この利得制御信号は、自動利得制御増幅部に供 給される。自動利得制御増幅部では、利得制御信号を受 けて、利得が計算値である第2の利得に設定される。自 動利得制御増幅部では、たとえば受信信号のプリアンブ ル信号およびリファレンス区間が受信信号レベルに応じ た利得をもって増幅される。バースト検出部では、増幅 された受信信号の相関(自己相関および相互相関)演算 が行われる。とのとき、バースト信号の後半部のリファ レンス信号で相互相関がとられる。また、バースト検出 部においては、自己相関結果に基づいて、ピーク位置検 出部のピーク検出を行うための検出ウィンドウが生成さ れ、ピーク位置検出部に設定される。そして、相互相関 結果である相互相関電力がビーク位置検出部に供給され

【0056】ビーク位置検出部では、この検出ウィンド ウ内の相互相関結果である相互相関電力値の最大値とそ の時の位置が求められる。ただし、ここでは、検出ウィ ンドウの最後のところで検出ウィンドウ内でのピークが どこだったかを示す位置情報しか得られない。次いで、 位置タイミング変換部において、ピーク位置検出部によ り得られた位置情報が時間軸上のタイミングに変換さ れ、変換データに基づいて I シンボルをカウントするカ ウンタが最適なタイミング信号を発生(出力)し得るデ ータが、カウンタにプリセットされる。一度プリセット されたカウンタは、循環的に1シンボルの期間をカウン トしつづけ、毎シンボルごとに一定のタイミングでタイ ミング信号を出し続ける。そして、プリセットデータが たとえばダウンカウントされた時点でFFTタイミング 信号が復調部に出力される。復調部では、タイミング信 30 号に同期して高速離散フーリエ変換され、OFDM信号 が復調される。

【0057】また、本発明によれば、たとえばフレーム 同期検出を同期パターンの相互相関を使って求める際 に、相関値が一定レベル以下の時は相関値のピーク検出 結果が無視され、一定以上の相関値であれば、そのタイ ミングを使用してフレーム同期用のカウンタが直接リタ イミングされると共に平均化されて、フレーム周期カウ ンタが補正される。とれにより、追従性と安定度の高い 同期が得られる。

[0058]

【発明の実施の形態】以下、本発明の好適な実施の形態 を、図面に関連付けて説明する。

【0059】第1実施形態

図1は、本発明に係るFFTタイミング生成回路を適用 したバースト同期復調装置の第1の実施形態を示すブロ ック構成図である。

【0060】本バースト同期復調装置10は、図1に示 すように、自動利得制御増幅部(AGCAMP)10 1、受信信号電力観測部(POW)102、A/Dコン

ル信号を示す図である。

インターバル部を示している。

A)コンバータ(DAC)104、A/Dコンバータ(ADC)105、受信信号処理部(RXPRC)106、OFDM復調部(DEMOD)107、遅延部(DLY)108、バースト検出部(BDT)109、タイミング制御部(TMG)110、および増幅利得制御部(AGCTL)111を主構成要素として有している。【0061】以下、本実施形態において採用するバースト同期通信システムの自動利得制御システム、送信(受信)信号、FFTタイミングの最適化の概要、および図1のバースト同期復調装置10の各構成要素の具体的な10構成および機能について、順を追って説明する。

【0062】まず、5GHz帯無線LANシステムのバースト同期復調装置の自動利得制御システムについて説明する。

【0063】5 GH z 帯無線LANシステムは、広帯域にわたって優れた通信性能を実現するため、OF DM変調方式が採用されている。OF DM変調方式は、ゴーストおよびマルチパスに対する強度が大きい反面、回路のノンリニアリティ(非線形性)に対する強度が弱い。このため、A/Dコンバータ等の歪が生じると、受信信号 20品質の著しい劣化を招いてしまう。このため、5 GH z 帯無線LANシステムでは、フレーム構造を有する変調信号の先頭にプリアンブル信号と呼ばれる10~20 μ秒のバースト信号を挿入し、この区間内でタイミング同期をとる一方、A/Dコンバータ103に入力される信号の電圧振幅を歪みの生じない信号許容範囲内にレベル補足する必要がある。

【0064】また、ブリアンブル信号の後半の数μ秒には、リファレンス信号と呼ばれる伝送路の周波数特性を観測し、ブリアンブル信号に続くデータ信号(実際の通 30信データ)を補正するための基準信号が入っている。リファレンス信号とデータ信号では、A/Dコンバータ103から出力されたディジタル信号のレベルを変動することは許されず、自動利得制御増幅部101の利得を一定に保つ必要がある。したがって、5GHz帯無線LANシステムでは、10μ秒の時間で、歪みの生じない信号許容範囲内にレベル補足する高速かつ高性能の自動利得増幅方式が必要となる。本実施形態では、後述するように、上記のブリアンブル区間内で行う高速かつ高性能なレベル補足を実現するため、3段階のレベル補足を行 405。

【0065】5GHz帯無線LANシステムとしては、 代表的なものに次の3つのシステムがある。

- **D** IEEE 802.11a,
- 🛭 BRAN,
- 3 Wireless 1394.

【0066】図2はIEEE802.11aシステムの 代表的なプリアンブル信号を示す図、図3はBRANシ ステムの代表的なプリアンブル信号を示す図、図4はW ireless1394システムの代表的なプリアンブ 50

【0067】図2~図4に示す各システムのプリアンブル信号において、A16、B16等は、バターンの識別とバースト周期を表し、IA16は、A16の位相反転したパターンを表している。また、C64はリファレンス信号を表しており、C16およびC32はこのガード

20

【0068】IEEE802.11aでは、パターンB 16が10回繰り返されているのに対して、BRANで は最初の5周期が異なる(A16, IA16, A16, IA16, IA16)。また、Wireless139 4では10周期全てが異なるパターンとなっている。具 体的には、A16, IA16, A16, IA16, A1 6, A16, IA16, A16, IA16, IA16の パターンとなっている。

【0069】また、Wireless1394システムでは、同期転送モードをサポートしているため、映像信号などの連続した信号を通信することができる。しかしながら、長期間におよぶデータ信号を通信しているとマルチパス環境下では受信信号先頭のブリアンブル信号でのリファレンス信号の受信時の伝送特性から伝送特性が変化していってしまい、受信性能が劣化している。このため、一定期間以上のデータ信号区間には、図5に示すように、リファレンス信号REFを挿入している。これにより、このリファレンス信号でとに伝送特性を測定し直し、受信性能の劣化を防いでいる。

【0070】また、図6は、Wireless1394システムにおけるフレーム構造を示す図である。Wireless1394システムでは、基地局やハブ(Hub)となる局を基準として4m秒(ms)を1フレームとして定義している。Wireless1394システムのようにTDMAシステムの多くはこのようにフレーム構造を採用しており、図6に示すように、フレーム内を幾つかの領域に分けて使用している。

【0071】具体的には、1フレームには、図6に示すように、フレームの先頭側から「フレーム・スタート・パケットFSP(Frame Start Packet)」、サイクル・リボート・パケットSRP(Cycle Report Packet)」、

「ステーション・シンク・パケットSSP(Station Syn c Packet)」、「アイソクロナス・パケット・エリアIPC(Isochronous Packet Area)」、「アシンクロナス・パケット・エリアAPC(Asynchronous Packet Are a)」、および「ギャップ(gap)」の各領域に区分けされている。そして、プリアンブル信号は、先頭のフレーム・スタート・パケットFSPに配置される。

【0072】上記のようなバースト信号に対しては、受信レベルの最適化(AGC)、受信周波数ずれの補正、同期の検出を短時間に行う必要がある。本実施形態では、後述するように、受信開始の時点(バースト検出開始時)は自動利得制御増幅部101の利得レベルは最大

22

にして待ち受けを行っており、信号を検出すると一定期間の入力信号の大きさ(受信信号電力)を計測し、その結果に基づいて前段の自動利得制御増幅部101の利得レベルを調整する。次に、受信周波数ずれの検出と補正が行われる。周波数ずれの検出は自己相関を用いて行う。相関器の出力は繰り返し周期での位相回転に相当することを利用する。同期の検出は、自己相関または相互相関を用いて行う。検出された同期タイミングをもとにOFDMデータシンボルに対するFFTタイミングを決定する。

【0073】OFDMデータシンボルSYBLでは、図7(A)、(B)に示すように、データ部の前にそのデータの最後の部分を繰り返すガードインターバルGIを付加する手法(Cyclic Extension法)が用いられる。とれはマルチバスなどによるシンボル間干渉を最小限に抑えるためである。この例では、 3.2μ sのデータ部分に 0.4μ sガードインターバルが付加され、1シンボルの長さは 3.6μ sとなっている。

【0074】図8(A)~(D)は、このような場合のFFTへのデータ取り込みタイミングについての例を示 20 す図である。図8(B)の例は、FFTへのデータの取り込みのタイミングが早すぎる場合である。この例では、マルチパスによる遅延波が存在する場合、1つ前のシンボルのデータがFFT範囲内にかぶり(重なり)、シンボル間干渉による劣化が生じる可能性がある。一方、図8(C)の例は、FFTへのデータの取り込みのタイミングが遅すぎる場合である。この例のように、シンボルの最後方をFFTに取り込む設定にすると、FFTタイミングが何らかの原因で後方にずれた場合、やはりシンボル間干渉による劣化につながってしまう。そこ 30で、通常は図8(D)に示すようなタイミングに設定する。

【0075】以上からわかるように、FFTタイミングを最適に設定することは、OFDMを用いた無線通信システムの受信装置においては重要である。本発明に係るFFTタイミングの設定方法の概要を以下に述べる。

【0076】まず、ブリアンブルの前半部を検出し、AGCおよび周波数ずれの補正を行う。ここで、後半部分で相互相関をとるための検出ウィンドウを生成する。このウィンドウの設定には、たとえばブリアンブル前半部 40の自己相関検出結果を使うことができる。自己相関検出で十分な同期タイミング捕捉はできないことから、このウィンドウは十分なマージンを見込んで設定する。

【0077】このウィンドウ内で相互相関出力のピークサーチを行う。ピークサーチは、それまでの出力の最大値と今回の入力の大小比較により行う。最大値が得られたウィンドウ内のタイミングを記憶しておくことで、ウィンドウの最後でピーク位置が確定する。相互相関のピークは、入力信号と期待値信号が時間軸上で一致した時に得られるので、これをもとにFFTタイミングを生成50

すれば、最適な動作を行うことができる。ただし、この 方法では、ウィンドウの最後のところでウィンドウ内で のピークがどこだったかを示す位置情報しか得られな い。そこで次のような方法でこれを時間軸上のタイミン グに変換する。

【0078】まず、1シンボルをカウントするカウンタを用意する。とのカウンタがある値になったときにFF Tタイミング信号TFFTを発生するものとする。相互相関のピーク位置と最適なFFTタイミングの関係はあらかじめ分かっているので、検出ウィンドウの後方端(エッジ)とピーク位置の相対的な関係がわかれば、1シンボルカウンタの値を検出ウィンドウの後方エッジにおいて最適にプリセットすることができる。一度プリセットされたカウンタは、循環的に1シンボルの期間をカウントしつづけ、毎シンボルごとに一定のタイミングでFFTタイミングを出し続ける。

【0079】以上のように変調信号の先頭にプリアンブル信号と呼ばれる $10\sim20\mu$ 秒の信号を含むバースト信号部が挿入されて受信信号を最適なFFTタイミングで復調する復調装置の各構成要素は、以下のような構成および機能を有する。

【0080】自動利得制御増幅部101は、図示しない アンテナで受信された受信信号RSをDAC104を介 して供給される増幅利得制御部111による利得制御信 号Vage のレベルに基づいて自動利得制御し、所望レベ ルの信号RXとしてA/Dコンバータ103に出力す る。なお、自動利得制御増幅部101では、増幅利得制 御部111による利得制御信号Vagcにより自動利得制 御を行う場合と制御利得を固定する場合に制御される。 【0081】図9は、自動利得制御増幅部101の具体 的な構成を示す回路図である。自動利得制御増幅部10 1は、図9に示すように、利得制御増幅器(GCA)1 011、局部発振器1012、乗算器1013、増幅器 1014、および帯域幅が数十MHzの帯域通過フィル タ(BPF)1015を有する。これらの構成要素のう ち局部発振器1012および乗算器1013により周波 数変換回路が構成されている。局部発振器1012は、 たとえばキャリア周波数 f c。の信号 e 〔j 2 π f c。 t 〕 を乗算器 1013に出力する。ただし、〔 〕は e のべ き乗を示している。

【0082】図9の自動利得制御増幅部101では、受信信号(IF入力信号)RSは、利得制御増幅器1011により利得制御信号Vagcにより定まる利得をもって増幅し、局部発振器1012および乗算器1013からなる周波数変換回路により周波数変換した後、BPF1015で帯域制限して、出力信号(IF出力)RXを得る

【0083】また、図10は、図9の利得制御増幅器1011の利得制御特性を示す図である。図10において、横軸が利得制御信号Vageを、縦軸が利得をそれぞ

観測部102から出力された電界強度信号RSSIをア ナログ信号からディジタル信号RSSIDに変換して増

24

【0089】受信信号処理部106は、ディジタル受信 信号RXDをベースバンド信号bbre (実部)および bb im(虚部)に変換し、ベースバンド信号のサン プリング周波数を低い周波数に変換し(ダウンサンブリ ングを行い)、バースト検出部109による誤差検出周 波数△fに基づいて複素乗算を行って周波数オフセット の補正を行って、信号S106(sy_reおよびsy im)を生成し、OFDM復調部107、遅延部10

8、およびバースト検出部109に出力する。

【0090】図12は、図1の受信信号処理部106の 具体的な構成例を示す回路図である。本受信信号処理部 106は、図12に示すように、ベースバンド変換回路 1061、ディジタルローパスフィルタ(LPF)10 62,1063、ダウンコンパート回路1064,10 65、および周波数オフセット補正回路1066により 構成されている。

【0091】ベースバンド変換回路1061は、局部発 振器10611および乗算器10612, 10613に より構成されている。ベースバンド変換回路1061で は、受信信号RXD (if) に乗算器 10612, 10 613においてキャリア周波数fcrを乗算することで、 式(1)に示すように、入力受信信号RXD(if)が ベースパンド信号bb re, bbimに変換され、そ れぞれLPF1062、1063に供給される。

[0092]

bb re=if \times cos($2\pi f_{cu}t$) bb im=if \times sin($2\pi f_{sw}t$) ... (1)

【数1】

【0093】LPF1062および1063は、たとえ ば直線位相FIR(Finite ImpulseResponse: 有限イン バルス応答)のトランスバーサル型回路構成を有する。 【0094】LPF1062は、ベースバンド信号bb reの入力ラインに対して縦続接続されシフトレジス タを構成する(n-1)個の遅延器lre-l~lre -n-1 と、入力されたベースパンド信号 b b reおよ び各遅延器 1 r e - 1 ~ 1 r e - n-1 の出力信号に対し てそれぞれフィルタ係数h (0) ~h (n-1) を乗算 するn個の乗算器2re-1~2re-nと、n個の乗 算器2re-1~2re-nの出力信号を加算してダウ ンコンバート回路1064に出力する加算器3reによ り構成されている。

【0095】LPF1063は、ベースバンド信号bb imの入力ラインに対して縦続接続されシフトレジス タを構成する(n-1)個の遅延器1 i m-1~1 i m -n-1 と、入力されたベースバンド信号 b b i mおよ び各遅延器 l i m - l ~ l i m - n-1 の出力信号に対し てそれぞれフィルタ係数h(0)~h(n-1)を乗算 するn個の乗算器2 i m-1~2 i m-nと、n個の乗 算器2im-1~2im-nの出力信号を加算してダウ ンコンバート回路1065に出力する加算器3imによ り構成されている。

【0096】これらLPF1062, 1063、および ダウンコンバート回路1064,1065によりベース 40 バンド信号bb re, bb imのサンプリング周波 数を、たとえば100MHzから25MHzの信号dc re, dc_imに変換する。このときLPF106 2, 1063は、ベースバンド信号bb_re, bbi mの帯域を制限して隣接キャリアが折り返らないように している。また、ダウンコンバート回路1064,10 65におけるダウンサンプリングのタイミングは、信号 Enの供給を受けてクロックを間引いている。

【0097】周波数オフセット補正回路1066は、局 部発振器10661、乗算器10662~10665、 50 および加算器10666, 10667により構成されて

*【0088】A/Dコンバータ105は、受信信号電力 幅利得制御部111に出力する。

【0084】受信信号電力観測部102は、図9に示す ように尖頭値検波回路としてのピーク検出回路(Peak De t) 1021を含み、受信信号RSのピーク電圧を測定 し、入力される受信信号レベルに応じた値をとる電圧信 号である電界強度信号RSSIに変換してA/Dコンバ 10 ータ105に出力する。ととでは、急激な信号変化に対 応するため、平均値ではなく尖頭値を検波する。なお、 バースト検出開始時にリセット信号を与え、ビーク検出 回路(Peak Det) 1021をリセットし、それ以降の最大

【0085】図11は、受信信号の入力レベルに対する 受信信号電力観測部102の出力特性を示す図である。 図11において、横軸が入力レベルを、縦軸が電界強度 信号RSSIの電圧をそれぞれ示している。この例で は、図11に示すように、入力レベルがが-70dBv ~-20dBvの範囲で電界強度信号RSSIの電圧は 0 ∨ ~ 2 ∨までリニア(線形)に変化している。

ピーク値を観測するようにする。

【0086】A/Dコンバータ103は、自動利得制御 増幅部101から出力されたアナログ受信信号RXをデ ィジタル信号に変換し、ディジタル受信信号RXDとし て受信信号処理部106に出力する。

【0087】D/Aコンバータ104は、増幅利得制御 部111で発生される利得制御信号Vage をディジタル 信号からアナログ信号に変換して自動制御利得増幅部1 01 に出力する。 *****30

れ示している。この例では、図10に示すように、利得 制御増幅器1011は、利得制御信号Vagc が0V~1

Vの範囲で利得は0~80dBまでリニア(線形)に変

化している。すなわち、この例では、制御利得範囲は8

0dBである。

26

いる。

【0098】周波数オフセット補正回路1066は、バ ースト検出部109より与えられる誤差検出周波数△f を局部発振器10661の発振出力に反映させ、この発 振出力と信号 d c r e とを乗算器 10662, 106 65で複素乗算し、発振出力と信号dc_imとを乗算 器10663, 10664で複素乗算し、加算器106 66で乗算器10662と乗算器10663の出力を加米 *算し、加算器10667で乗算器10664と乗算器1 0665の出力を加算することにより、下記式(2), (3) に示すような、信号 s y __ r e および s y __ i m を生成し、OFDM復調部107、遅延部108、およ びバースト検出部109に出力する。

[0099]

【数2】

sy re=dc re \times cos($2\pi f_{c*}t$) +dc_im×sin(2πf_ct)

... (2)

[0100]

※ ※【数3】 sy im=de im×eos($2\pi f_{c}$ t) $-dc_re\times sin(2\pi f_{c*}t)$

... (3)

【0101】OFDM復調部107は、受信信号処理部 106の出力信号S106、すなわち信号sy reお よびsy imを、図lおよび図13に示すように、タ イミング制御部110により供給されるFFTタイミン グ信号TFFTに同期してFFT処理部1071におい て高速離散フーリエ変換してOF DM信号を復調し、次

段の処理回路に出力する。

【0102】遅延部108は、受信信号処理部106の 出力信号S106、すなわち信号sy reおよびsy imを、バースト検出のためにバースト周期分遅延さ せ、信号S108としてバースト検出部109に出力す る。なお、IEEE802.11aシステムのバースト 検出では、遅延部108の遅延量を16クロックとし て、16クロック周期のバーストを検出する。BRAN システムのバースト検出では、遅延部108の遅延量を 32クロックとして前半5周期分のバースト検出を行 い、遅延部108の遅延量を16クロック遅延とすると 30 とで後半5周期分のバースト検出を行えるが、遅延量の 異なる遅延手段を2つ必要とする。Wireless1 394システムのバースト検出では、遅延部108の遅 延量を32クロックとすることで前半5周期分のバース トを検出できる他、同じ遅延量で後半の5周期分のバー スト検出も行うことができる。

【0103】バースト検出部109は、受信信号処理部 106による信号S106 (syreおよびsy i m)と遅延部108による遅延信号S108との相関を とり、通信システムの定めた周期のパースト信号を検出 40 し、パケットおよびフレーム構造に関するパラメータを 検出し、タイミング制御部110によるタイミング信号 TMNG(X, Y, C)に同期して同期タイミング窓信 号としての第1 および第2の同期検出信号S109W (xpulse, ypulse)を生成し、増幅利得制 御部111に出力する。また、バースト検出部109 は、相互相関結果のピーク値を検出するための同期タイ ミング窓信号S109Cをタイミング制御部110に出 力する。また、バースト検出部109は、相関結果に基 づいて受信信号の実部と虚部の位相差から誤差周波数を 50 は遅延部108imで16クロック分だけ遅延されて自

算出して誤差検出周波数△fを生成し、受信信号処理部 106に出力する。

【0104】タイミング制御部110は、トリガ信号 г xwndwをトリガとしてバースト検出部109による 第1および第2の同期検出信号S109W(xpuls e. ypulse)を生成するためのタイミング信号T 20 MNG(X, Y)をバースト検出部109に出力する。 また、タイミング制御部110は、バースト検出部10 9による相互相関結果からピークタイミングを観測し、 このビークタイミングから所定時間後に第3の同期検出 信号S110 (cpulse)を増幅利得制御部111 に出力し、FFTタイミング信号TFFTをOFDM復 調部107に出力する。

【0105】図14は、図1のバースト検出部109お よびタイミング制御部110の具体的な構成例を示す回 路図である。

【0106】バースト検出部109は、自己相関回路1 0901、相互相関回路10902、係数テーブル10 903、遅延量が32クロック分に設定された遅延部1 0904、10905、遅延量が48クロック分に設定 された遅延部10906~10908、移動平均回路1 0909~10913、絶対値計算回路10914~1 0916、しきい値回路10917、比較回路1091 8、タイミング窓X回路10919、タイミング窓Y回 路10920、検出窓回路10921、周波数誤差検出 回路10922、およびラッチ回路10923を有して いる。また、タイミング制御部110は、ピーク位置サ 〜チ (検出) 回路 (PPS) 1 1 0 0 1 、位置/タイミ ング変換回路11002(PTTC)およびタイミング カウンタ11003を有している。

【0107】受信信号処理回路106から供給された信 号sy_reおよびsy_imは、自己相関回路109 01、相互相関回路10902、および絶対値計算回路 10916に入力される。また、信号sy reは遅延 部108reで16クロック分だけ遅延されて自己相関 回路10901に入力される。同様に、信号sy im 己相関回路10901に入力される。

【0108】図15は、自己相関回路の構成例を示す回 路図である。自己相関回路10901は、図15に示す ように、乗算器11~14、および加算器15,16に より構成されている。

27

【0109】自己相関回路10901は、受信信号の先 頭に付加されたプリアンブル信号の前半のX区間および Y区間が I 6 クロックの周期関数であることを利用し て、入力信号sy reおよびsy_imと16クロッ クの遅延部108re, 108imの出力sy_re* およびsyim。とを共役複素乗算して自己相関出力 acreおよびacimを得、遅延部10904~10 907および移動平均回路10909~10912に出

【0110】具体的には、入力信号 s y _ r e と遅延信 号sy re゚とを乗算器11で複素乗算し、入力信号 s y __r e と遅延信号 s y __ i m * とを乗算器 1 2 で複 素乗算し、入力信号sy imと遅延信号sy_re* とを乗算器13で複素乗算し、入力信号sy_imと遅 延信号sy im゚とを乗算器14で複素乗算し、加算 器15で乗算器11の出力と乗算器14の出力とを加算 することにより自己相関出力信号acreを得、加算器 16で乗算器12の出力と乗算器13の出力とを加算す るととにより自己相関出力信号acimを得る。

【0111】相互相関回路10902は、図16に示す ように、信号sy_reの入力ラインに対して縦続接続 されシフトレジスタを構成する (m-1) 個の遅延器2 1 r e − 1 ~ 2 l r e − m-1 と、入力された信号 s y reおよび各遅延器21re-1~21re-m-1の出 力信号に対してそれぞれ係数テーブル10903に設定 30 れ、タイミング制御部110のピーク位置サーチ回路1 されている係数を乗算するm個の乗算器22re-1~ 22 re-mと、m個の乗算器22 re-1~22 re - mの出力信号を加算して相互相関出力信号 c c r e を絶対値計算回路10916に出力する加算器23re とを有している。さらに相互相関回路10902は、図 16に示すように、信号sy imの入力ラインに対し て縦続接続されシフトレジスタを構成する(m-1)個 の遅延器21im-1~21im-m-1と、入力された 信号sy imおよび各遅延器21im-1~21im -m-1 の出力信号に対してそれぞれ係数テーブル109 03に設定されている係数を乗算するm個の乗算器22 im-1~22 im-mと、m個の乗算器22 im-1 ~221m~mの出力信号を加算して相互相関出力信号 c c _ i mを絶対値計算回路10916に出力する加算 器23imとを有している。

【0112】相互相関回路10902は、入力信号sy _ r e および s y __ i mをシフトレジスタに順次書き込 んでおき、各タップの値を係数テーブル10903の値 と各乗算器22re-1~22re-m、22im-1 \sim 22im-mで乗算して相互相関出力 cc_re およ 50 0924からは、比較回路10918の比較結果にタイ

びccimを得る。なお、本実施形態では、たとえば シフトレジスタのタップ数を32とし、係数テーブルは プリアンブル信号の後半のC64区間の前32クロック のデータ値を格納している。

【0113】自己相関回路10901の出力信号acr eは、移動平均回路10911に直接および遅延部10 906を介して48クロック分遅延されて入力され、平 均化されて(積分されて)、絶対値計算回路10915 に入力される。同様に、自己相関回路10901の出力 10 信号acimは、移動平均回路10912に直接および 遅延部10907を介して48クロック分遅延されて入 力され、平均化されて(積分されて)、絶対値計算回路 10915に入力される。そして、絶対値計算回路10 915で実部reと虚部imを2乗して絶対値(re² + i m²) を計算することにより、自己相関電力ACP が得られ、比較回路10918に出力される。

【0114】また、自己相関回路10901の出力信号 acreは、移動平均回路10909に直接および遅延 部10904を介して32クロック分遅延されて入力さ れ、平均化されて(積分されて)、周波数誤差検出回路 10922に入力される。同様に、自己相関回路 I 09 01の出力信号acimは、移動平均回路10910に 直接および遅延部10905を介して32クロック分遅 延されて入力され、平均化されて(積分されて)、周波 数誤差検出回路10922に入力される。

【0115】相互相関回路10902の出力信号cc_ reおよびcc imは、絶対値計算回路10916で 実部reと虚部imを2乗して絶対値(re² + im ²)を計算することにより、相互相関電力CCPが得ら 1001に出力される。

【0116】また、入力信号sy reおよびsy i mは、絶対値計算回路10914で実部reと虚部im を2乗して絶対値(re'+im')が計算され、さら に、移動平均回路10913に直接および遅延部109 08を介して48クロック分遅延されて入力され、平均 化されて(積分されて)、しきい値回路10917に入 力される。

【0117】しきい値回路10917は、自己相関のし 40 きい値th a cが規定され、これに応じた信号が比較 回路10918に供給される。

【0118】比較回路10918では、自己相関電力A CPと自己相関しきい値th_acとが比較され、その 結果がタイミング窓X回路10919、タイミング窓Y 回路10920、および検出窓回路10921に出力さ れる。これにより、タイミング窓X回路10919から は、比較回路10918の比較結果にタイミング窓を掛 けて、第1の同期検出信号xpulseが増幅利得制御 部111に出力される。そして、タイミング窓Y回路1

ミング窓を掛けて、第2の同期検出信号ypulseが 増幅利得制御部111に出力される。

29

【0119】検出窓回路10921は、タイミング制御 部110のピーク位置サーチ回路11001のピーク検 出を行うための検出ウィンドウDWを生成し、信号S1 090としてピーク位置サーチ回路11001に設定す る。本実施形態では、ブリアンブル後半のC領域の前半 で相互相関検出が行われる。ビーク検出位置の理論値 は、C領域先頭から48サンブル目に設定されている。 検出ウィンドウは後半Y領域での自己相関結果があるし 10 後方端(エッジ)とピーク位置の相対的な関係がわかれ きい値を越えた時点を基準に設定する。しきい値を使用 するため、受信状況などにより、この基準の信頼度は高 くない。そこで、本実施形態においては、検出ウィンド ウDWは、基準から所定のサンブル数の時点を中心に前 後10クロック程度の範囲で設定する。この範囲は可変 とすることも可能である。

【0120】ピーク位置サーチ回路11001は、この 検出ウィンドウDW内の相互相関結果である相互相関電 力値CCPの最大値とその時の位置を求める。前述した ように、ピークサーチは、それまでの出力の最大値と今 20 回の入力の大小比較により行う。最大値が得られた検出 ウィンドウDW内のタイミングを記憶しておくことで、 検出ウィンドウDWの最後でピーク位置が確定する。相 互相関のピークは、入力信号と期待値信号が時間軸上で 一致した時に得られるので、これをもとにFFTタイミ ングを生成すれば、最適な動作を行うことができる。ピ ーク位置から最適なFFTタイミングまでは32サンプ ル(クロック)である。

【0121】ただし、ととでは、検出ウィンドウDWの 最後のところで検出ウィンドウDW内でのピークがどこ 30 だったかを示す位置情報しか得られない。そこで、位置 /タイミング変換回路(PTTC)11002は、以下× $DT = 32 - (WW - \alpha)$

【0126】図17 (B) の例は、検出ウィンドウの前 方端から3サンプル目にピークが検出された場合であ る。この場合、ウィンドウの後方端で32-(9-2) =25をカウンタ11003にロードする。

【0127】図17(C)の例は、検出ウィンドウの前 方端から5サンプル目にピークが検出された場合であ る。この場合、ウィンドウの後方端で32-(9-4) =27をカウンタ11003にロードする。

【0128】図17 (D) の例は、検出ウィンドウの前 方端から9サンプル目にピークが検出された場合であ る。この場合、ウィンドウの後方端で32-(9-8) =31をカウンタ11003にロードする。

【0129】なお、上記(4)式におけるαは、図17 (A) の例では検出ウィンドウの前方端からピークが検 出されるまでのサンプル数から1を減じた値に設定して いるが、サンブル数をそのまま減じるようにすることも 可能である。

*の手順で、ビーク位置サーチ回路11001により得ら れた位置情報を時間軸上のタイミングに変換し、変換デ ータに基づいて 1 シンボルをカウントするタイミングカ ウンタ11003が最適なFFTタイミング信号TFF Tを発生(出力)し得るデータを、タイミングカウンタ 11003にプリセットする。

【0122】位置/タイミング変換回路11002は、 相互相関のピーク位置と最適なFFTタイミングの関係 はあらかじめ分かっているので、検出ウィンドウDWの ば、1シンボルカウンタの値を検出ウィンドウDWの後 方エッジにおいて最適に、タイミングカウンタ1100 3をプリセットすることができる。一度プリセットされ たカウンタ11003は、循環的に1シンボルの期間を カウントしつづけ、毎シンボルごとに一定のタイミング でFFTタイミングTFFTを出し続ける。

【0123】ととで、位置/タイミング変換回路110 02がカウンタ11003にプリセットするデータにつ いて、図17(A)~(D) に関連付けて説明する。

【0124】図17 (A) ~ (D) は、相互相関ピーク 位置とカウンタへのロードデータとの関係を示す図であ る。図17(A)に示すDWは検出ウィンドウ、図17 (B)~(D) に示すCCPは相互相関電力、CCはタ イミングカウンタのカウンタ値を示している。図17 (A)~(D)の例は、検出ウィンドウDWのウィンド ウ幅WWが9サンプルに設定された場合である。タイミ ングカウンタ11003はたとえば減算カウンタにより 構成され、ロードされるデータ値DTは、次式に基づい て設定される。

[0125] 【数4】

... (4)

【O130】たとえば、検出ウィンドウDWの半値幅を 10サンプルとし、検出ウィンドウDWの前方端から7 サンプル目にピークが検出されたとすると、ウィンドウ の後方端で32-(20-7)=19をロードする。ビ ークが15サンブル目の場合は、32-(20-15) =27をロードする。このようにすることで、ピークの 40 位置情報を実際のタイミング情報に変換することができ る。なお、検出ウィンドウ幅WWは基準位置に対して前 後対称に設定することも可能である。

【0131】なお、相互相関値に下限を設け、相関値が 下限値以下の場合には、ピーク検出とみなさないように 構成することも可能である。たとえば、0がずっと入力 される場合、そのままだとピークがウィンドウ先頭また は後端にあったことになってしまうことを防ぐことがで きる。このような場合はピーク未検出とする。

【0132】また、カウンタをダウンカウンタで構成し 50 た場合、0までカウントダウンした後のロード値を変更

31

することで、データシンボルの間に再同期用のリファレ ンスシンボルが挿入されたパケットに対しても、FFT タイミングの最適化が行える。Wireless139 4システムの場合、ブリアンブル後半のC領域は、図4 **に示すように、16サンプルのガードインターバルC1** 6と64サンプルのリファレンスデータC64が連続2 個繰り返す形式となっている。そこで、ピーク検出補正 後、カウンタが0に戻った後、63をロードする。一 方、通常のデータシンボルの領域では、71をロードす る。

【0133】また、データシンボル中のリファレンスシ ンボルへの対応として、リファレンスシンボル位置を計 算し、C領域と同様に1シンボルカウンタの調整を行 う。また、リファレンスシンボルとの境界では、1シン ボルカウンタへは80をロードする。

【0134】図18 (A) ~ (D) は、タイミングカウ ンタ (シンボルカウンタ) の動作タイミングを示す図で ある。なお、図18(D)はカウンタ値TCVを示して おり、O、Oで示すタイミングが検出ウィンドウDWの 後方端でデータロードが行われるタイミングである。 【0135】また、タイミング制御部110では、ピー ク位置サーチ回路11001により相互相関電力CCP のピークタイミングを受けて、タイミングカウンタ11

003では、ピークタイミングから一定時間後に第3の 同期検出信号 c p u l s e が増幅利得制御部 l l l に出 力される。 【0136】図19 (A)~(G)は、バースト検出部 の自己相関処理から同期検出信号xpulseおよびy pulseを出力するまでのタイミングチャートを示す

図である。図19(A)は入力信号S106(sy r e, sy im)のプリアンブルおよびリファレンスの 部分を示し、図19 (B) は遅延部108により信号S 106を遅延した遅延信号S108を示し、図19

(C)は自己相関電力ACPを示し、図19(D)はタ イミング窓Xを示し、図19(E)はタイミング窓Yを 示し、図19(F)は第1の同期検出信号xpulse を示し、図19(G)が第2の同期検出信号ypu1s eを示している。

【0137】Wireless1394のブリアンブル 信号は、図19(A) および(B) に示すように、16 40 クロック周期のX区間およびY区間がそれぞれ5周期あ り、図19(C)に示すように、各XおよびY区間にて*

 $\Delta f = t a n^{-1} (a c i m/a c r e) \times (1/32) \times 20 \times 10^{6} (Hz)$

【0142】増幅利得制御部111は、受信信号処理部 106からの自動利得制御増幅部101による利得制御 後のディジタル受信信号S106、A/Dコンバータ1 05による受信信号電力観測部102の受信信号RSの ピークレベルを示すディジタル電界強度信号RSSI D、バースト検出部109からの同期タイミング窓信号 50 の利得を制御するための制御利得電圧Vage を変化させ

32

* 自己相関電力ACPが上昇する。したがって、図19 (A), (B), (D) に示すように、前半のX区間に タイミング窓Xを掛け、図19(A), (B), (E) に示すように、後半のY区間にタイミング窓Yを掛ける ととで、図19 (F), (G) に示すように、各区間の 到来を検出して第1の同期検出信号xpulseおよび 第2の同期検出信号 y p u 1 s e を出力できる。

【0138】図20(A)~(G)は、バースト検出部 の相互相関処理から第3の同期検出信号 cpulseお よびFFTタイミング信号TFFTを出力するまでのタ イミングチャートを示す図である。図20(A)は入力 信号S106(sy re, sy im)を示し、図2 0 (B) は自己相関電力ACPを示し、図20 (C) は 相互相関電力CCPを示し、図20(D)は検出ウィン ドウDWを示し、図20(E)はカウンタへのロードデ ータDTを示し、図20(F)は第3の同期検出信号c pulseを示し、図20 (G) がFFTタイミング信 号TFFTを示している。

【0139】本実施形態では、相互相関の係数テーブル 10903として、C64区間の前32クロック分のデ 20 ータ値を用いるので、図20(C)に示すように、C6 4区間の32クロック目に相互相関電力CCPが最大と なる。図20(D)に示すように、相互相関電力CCP が最大となるタイミングの前後に検出ウィンドウDWを 設定しておくことで、より正確なビーク検出ができる。 そして、図20(E)に示すように、検出ウィンドウD ₩の後方端のタイミングで位置/タイミング変換回路1 1002が、最適なFFTタイミング信号TFFTを発 生(出力) し得るデータを、タイミングカウンタ110 03にプリセットする。また、検出したピークタイミン グより32クロック後に、図20(F)および(G)に 示すように、第3の同期検出信号cpulseおよびF FTタイミング信号TFFTを出力する。その後、図2 0 (G) に示すように、FFTタイミング信号TFFT を64クロック後に出力し、その後は72クロック周期 で繰り返し出力する。

【0140】周波数誤差検出回路10922では、自己 相関出力信号の実部と虚部から位相差を求め、ここから 次式(5) に示すように、誤差周波数△fを算出する。 [0141] 【数5】

... (5)

としての第1および第2の同期検出信号S109♥(x pulse, ypulse)、並びにタイミング制御部 110による第3の同期検出信号S110 (cpuls e) に基づいて、以下に詳述するように、同期バースト 検出タイミングに合わせて、自動利得制御増幅部101

て利得制御を行って受信信号が最適な信号レベルとなる よう制御して、利得制御信号VagcをD/Aコンバータ 104を介して自動利得制御増幅部101に出力する。 【0143】以下、増幅利得制御部111の利得制御動 作について、図21、図22、および図23のフローチ ャートに関連付けて詳述する。本実施形態では、受信信 号のプリアンブル区間内で、高速かつ高性能なレベル補 足を実現するため、3段階のレベル補足を行う。

【0144】第1段階として、バースト検出開始時(S agc を最大値で出力し(ST2)、自動利得制御増幅部 101の利得を最大(第1の利得)に設定し(ST 3)、遅延部108とバースト検出部109の組み合わ せによりバースト検出を行う。このとき、A/Dコンバ ータ103の出力信号は歪んでしまうが、データ信号で は無いので受信信号品質の劣化は招かない。また、ブリ アンブル信号が歪んでいても、バースト検出部109に 自己相関回路10901を用いていることから、検出率 を低下させることなくバースト検出が可能である。

【0145】とのようにして、受信信号RSの先頭のプ 20 リアンブル信号の到来を待つ(ST4)。これと並行し*

 $CG1(dB) = VRSSI(dBv) - Vref1(dBv) \cdots (6)$

【0149】ここでVRSSIは受信信号電力観測部1 02で観測された受信信号電力値を、Vref1はA/Dコ ンバータ103を歪ませない適切な値である第1の基準 信号電力値をそれぞれ示している。

【0150】ただし、このときに自動利得制御増幅部1 01の利得は、受信信号電力の尖頭値の算出過程にアナ ログ信号処理を含んでおり、若干のバラツキが含まれて おり、荒い利得制御となる。このため、この利得でA/ Dコンバータ103を無歪みで通した後に、増幅利得制 御部111にて受信信号のディジタル値を積分して正確 な信号電力を測定しておく(ST11)。

【0151】第3段階として、第2段階にてある程度時※

【0154】ととでVlは増幅利得制御部111にて積 分したA/Dコンバータ103を通過後の受信信号電力 値を、V ref2は第2の基準信号電力値で、利得制御後の 受信信号電力の最適値をそれぞれ示している。

【0155】こうして、最適化された利得値はその後デ 40 ータ信号が終了し、次のバースト検出開始まで固定する (ST16).

【0156】そして、タイミング制御部110による第 3の同期検出信号S110 (cpulse)が入力され ると、上記ステップST1の処理に移行する。なお、バ ースト検出を開始することになるため、受信信号電力観 測部102にリセット信号を与え、ピーク検出回路10 21をリセットし、それ以降の最大ピーク値を観測す る。

* て、受信信号電力観測部102にて受信信号電力を観測 し、受信信号電力信号である電界強度信号RSSIをA **/Dコンバータ105を介してディジタル信号RSSⅠ** Dとして入力する(ST5)。 ここでは、前述したよう に、急激な信号変化に対応するため、平均値ではなく尖 頭値(ピーク値)を検波する。なお、バースト検出開始 時にリセット信号を与え、尖頭値検波回路をリセット し、それ以降の最大尖頭値を観測する。

【0146】第2段階として、バースト検出時(ST T1)には、増幅利得制御部111より利得制御信号V 10 6)には、バースト検出部109による第1の同期検出 信号S109W (xpulse)を受けて(ST7)、 ディジタル電界強度信号RSSIDのレベルに基づいて 利得を計算し(ST8)、利得制御信号Vagc を計算値 CV1に設定し(ST9)、D/Aコンパータ104を 介して自動利得制御増幅部101の利得を計算値CV1 (第2の利得) に設定する(ST10)。

> 【0147】このときの制御利得CG1は、次式に基づ いて計算される。

[0148]

【数6】

※間が経過した後、バースト検出部109による第2の同 期検出信号S109W(ypulse)を受けて(ST 12)、A/Dコンバータ103を無歪みで通した受信 信号S106のディジタル積分値に基づいて利得を計算 し(ST13)、利得制御信号Vaqcを計算値CV2に 設定し(ST14)、D/Aコンバータ104を介して 自動利得制御増幅部101の利得を計算値CV2(第3 30 の利得) に設定し、最適化する(ST15)。

【0152】とのときの制御利得CG2は、次式に基づ いて計算される。

[0153]

【数7】

 $CG2(dB) = VI(dBv) - Vref2(dBv) \cdots (7)$

確なレベル補足が実現できる。

【0158】図24は、図1の増幅利得制御部111の 具体的な構成例を示す回路図である。

【0159】増幅利得制御部111は、図24に示すよ ろに、初期利得テーブル11101、RSSI調整テー ブル11102、乗算器11103, 11104、加算 器11105~11108、遅延量が48クロック分の 遅延部11109、遅延器11110、対数変換部11 111、ステートマシーン回路11112、利得選択回 路11113、および制御利得調整テーブル11114 を有している。

【0160】との増幅利得制御部111は、同期検出の タイミングパルス、すなわちトリガ信号rxwndw、 バースト検出部109による第1の同期検出信号xpu 【0157】以上により、最適な利得値への高速かつ正 50 lseおよび第2の同期検出信号ypulse、並びに

タイミング制御部110による第3の同期検出信号cp ulseに基づくステートマシン構成をとっており、各 ステート0~3において異なる自動利得制御増幅部10

1のゲインagcが出力されるように制御している。 【0161】図25 (A)~(H)は、図23の増幅利 得制御部の動作を説明するためのタイミングチャートを 示す図である。図25 (A) は入力信号S106 (sy re, sy im)を示し、図25 (B)はトリガ信 号rxwndwを示し、図25 (C)は第1の同期検出 出信号ypulseを示し、図25(E)は第3の同期 検出信号cpulseを示し、図25(F)はステート を示し、図25 (G) は利得制御信号Vagc を示し、図 25 (H) は自動利得制御増幅部101から出力される 受信信号RXを示している。

【0162】以下、図24の増幅利得制御部における各 ステートにおける動作を図25(A)~(H)に関連付 けて説明する。

【0163】ステート0(初期モード、rxwndw待ち受け

フラグ信号StationID に基づき初期利得テーブル111 01から適切な利得を選択する。本実施形態では、最大*

> gain__rssi = rssiref - rssi + 4 0 ... (8)

【0166】ここで、rssiref はRSSI基準値でビッ ト幅を8ビットにする関係上あらかじめ40減算した値 としており、ゲイン計算時に40を加算して補正してい

【0167】ステート2(ypulse待ち受けモー ド)

図25(F),(G)に示すように、利得制御信号Vag 30 c として、RSSI利得qain rssiを出力する。乗算器 11103で入力信号sy reを二乗し、乗算器11%

adssi= 4×101 og $(\log(re^2 + im^2) \cdots (9)$

[0168] 【数9】

【0169】そして、受信信号レベルadssiと利得 制御後の受信信号電力の最適値adssiref、および今選択 しているRSSI利得gain rssiを用いて、adssi 利得gain rssiを式(10)のように算出する。そし て、図25 (D), (F), (G) に示すように、第2 の同期検出信号ypulseの入力タイミングで、利得 選択回路 1 1 1 1 3 の選択利得をRSS I 利得gain rs★40

★siから加算器11107によるadssi利得gain rs siに切り替えて、制御利得調整テーブル11114から 利得制御電圧信号Vagcとして出力し、ステート3に移 行する。

[0170]0 【数10】

【0171】ステート3(cpulse待ち受けモー

gain __adssi = adssiref - adssi + gain __rssi

図25(F).(G)に示すように、利得制御信号Vaq c として、adssi利得gain__rssiを出力する。そし て、図25(E),(F)に示すように、第3の同期検 出信号cpulseの入力タイミングでステート〇に移 行する。ただし、利得制御電圧信号Vaccは、adss i 利得gain rssiを保持する。

ド)

【0172】次に、図1の構成による動作を説明する。

増幅利得制御部111よりトリガ信号 rxwndwをトリガと して利得制御信号Vaqc が最大値に設定されて出力され る。この利得制御信号Vagcは、D/Aコンバータ10 4でアナログ信号に変換されて自動利得制御増幅部10

... (10)

【0173】まず、バースト検出を開始するに際して、

1に供給される。自動利得制御増幅部101では、アナ ログ信号である利得制御信号Vagc を受けて、利得が最 大の第1の利得に設定される。この状態において、受信

50 信号RSの入力待ち状態となる。

*利得となるように初期利得テーブル11101が設定さ れている。そして、図25(B), (F), (G)に示 すように、トリガ信号 r x w n d wの立ち上がりタイミ ングでこれを利得選択回路11113を通し、制御利得 調整テーブル11114から利得制御信号Vagc として 出力し、ステート1 に移行する。

【0164】ステート1(xpulse待ち受けモー <u>ド)</u>

図25(F). (G) に示すように、利得制御信号Vag 信号xpulseを示し、図25 (D) は第2の同期検 10 cとして、初期利得テーブル11101で定まる初期利 得(最大利得)を出力する。A/Dコンバータ105を 介して電界強度信号RSSIを受けて受信信号電力に基 づくRSSI利得gain rssiを加算器11108におい て式(8)のように算出する。そして、図25(C), (F), (G) に示すように、第1の同期検出信号xp ulseの入力タイミングで、利得選択回路11113 の選択利得を初期利得から加算器11108によるRS SI利得gain rssiに切り替えて、制御利得調整テーブ ル11114から利得制御信号Vagc として出力し、ス 20 テート2 に移行する。

> [0165] 【数8】

※104で入力信号sy imを二乗し、これらを加算器 11105で加算することにより入力受信信号の振幅を 求め、さらに、加算器11106、遅延部11109、 および遅延器11110を通してディジタル積分値を求 め、対数変換部11111において受信信号レベルad s s i を式(9) のように算出する。

【0174】とのような状態において、まず、受信信号 RSの先頭のブリアンブル信号が自動利得制御増幅部1 01に入力される。自動利得制御増幅部1 01では、受信信号RSのブリアンブル信号の前半の略X区間が最大 利得をもって増幅され、信号RXとしてA/Dコンバータ103に出力される。これと並行して、受信信号RSのブリアンブル信号が受信信号電力観測部102に入力される。受信信号電力観測部102において、受信信号 RSの電力が観測されてビーク電圧が測定され、入力される受信信号レベルに応じた値をとる電圧信号である電 10 界強度信号RSSIに変換されてA/Dコンバータ105に出力される。この受信信号電力信号である電界強度信号RSSIは、A/Dコンバータ105を介してディジタル信号RSSIDとして増幅利得制御部111に入力される。

【0175】A/Dコンバータ103では、受信信号RSのプリアンブル信号部分がアナログ信号からディジタル信号に変換され信号RXDとして受信信号処理部106に供給される。このとき、A/Dコンバータ103の出力信号は歪んでしまうが、データ信号では無いので受20信信号品質の劣化は招かない。

【0176】受信信号処理部106においては、入力したディジタル受信信号RXDがベースパンド信号bb_re(実部)およびbb_im(虚部)に変換され、ベースパンド信号のサンブリング周波数が低い周波数に変換される。そして、とのときはバースト検出部109による誤差検出周波数 Δ fが供給されていないことから、周波数オフセットの補正は行われず、信号S106(syreおよびsy_im)が生成され、OFDM復調部107、遅延部108、およびバースト検出部109に出力される。

【0177】遅延部108では、受信信号処理部106の出力信号S106、すなわち信号sy_reおよびsy_imが、バースト検出のためにバースト周期分遅延されて、信号S108としてバースト検出部109に出力される。バースト検出部109では、受信信号処理部106による信号S106(syreおよびsy_im)と遅延部108による遅延信号S108との自己相関および相互相関がとられる。そして、自己相関結果に基づいて、通信システムの定めた周期のバースト信号の検出が行われ、まず、プリアンブル信号の前半X区間を検出したことを示す第1の同期検出信号S109W(xpulse)が生成されて、増幅利得制御部111に出力される。なお、プリアンブル信号が歪んでいても、バースト検出部109に自己相関回路を用いていることから、検出率を低下させることなくバースト検出が可能である。

【0178】また、バースト検出部109では、自己相関結果に基づいて受信信号の実部と虚部の位相差から誤差周波数が算出され誤差検出周波数△fが生成されて、

受信信号処理部106に出力される。

【0179】増幅利得制御部111では、バースト検出部109によるバースト同期検出信号S109W(xpulse)を受けて、ディジタル電界強度信号RSSIDのレベルに基づいて利得が計算されて、利得制御信号 Vagcが計算値CV1に設定される。この利得制御信号 Vagcは、D/Aコンバータ104でアナログ信号に変換されて自動利得制御増幅部101に供給される。自動利得制御増幅部101では、アナログ信号である利得制御信号 Vagcを受けて、利得が計算値の第2の利得に設定される。ただし、このときに自動利得制御増幅部101の利得は、受信信号電力の尖頭値の算出過程にアナログ信号処理を含んでおり、若干のバラツキが含まれており、荒い利得制御となっている。

【0180】自動利得制御増幅部101では、受信信号RSのプリアンブル信号の残りのX区間および後半のY区間が受信信号レベルに応じた第2の利得をもって増幅され、信号RXとしてA/Dコンバータ103に出力される。A/Dコンバータ103では、受信信号RSのプリアンブル信号部分がアナログ信号からディジタル信号に変換され信号RXDとして受信信号処理部106に供給される。このとき、A/Dコンバータ103の入力信号はA/Dコンバータ103を歪ませない適切な値に基づいた利得で増幅されていることから、A/Dコンバータ103の出力信号には歪みが発生しない。

【0181】受信信号処理部106においては、入力したディジタル受信信号RXDがベースバンド信号bb_re(実部)およびbb_im(虚部)に変換され、ベースバンド信号のサンプリング周波数が低い周波数に変換される。そして、受信信号処理部106では、バースト検出部109による誤差検出周波数Δfに基づいて周波数オフセットの補正が行われて、信号S106(syreおよびsy_im)が生成され、OFDM復調部107、遅延部108、およびバースト検出部109に出力される。

【0182】遅延部108では、受信信号処理部106の出力信号S106、すなわち信号sy_reおよびsy_imが、バースト検出のためにバースト周期分遅延されて、信号S108としてバースト検出部109に出力される。バースト検出部109では、受信信号処理部106による信号S106(syreおよびsy_im)と遅延部108による遅延信号S108との自己相関および相互相関がとられる。そして、自己相関結果に基づいて、通信システムの定めた周期のバースト信号の検出が行われ、ブリアンブル信号の後半Y区間を検出したことを示す同期検出信号S109W(ypulse)が生成されて、増幅利得制御部111に出力される。

【0183】また、バースト検出部109では、自己相関結果に基づいて受信信号の実部と虚部の位相差から誤 差周波数が算出され誤差検出周波数Δfが生成されて、

である相互相関電力がタイミング制御部110に供給さ れる。

40

受信信号処理部106に出力される。

【0184】増幅利得制御部111においては、受信信 号電力に基づく利得でA/Dコンバータ103を無歪み で通した信号S106を受けて、受信信号のディジタル 値が積分されて正確な信号電力が測定される。また、増 幅利得制御部111では、バースト検出部109による 第2の同期検出信号S109W(ypulse)を受け て、A/Dコンバータ103を無歪みで通した受信信号 S106のディジタル積分値に基づいて利得が計算され て、利得制御信号Vagcが計算値CV2に設定される。 【0185】 この利得制御信号 Vagc は、 D/A コンバ ータ104でアナログ信号に変換されて自動利得制御増 幅部101に供給される。自動利得制御増幅部101で は、アナログ信号である利得制御信号 Vagc を受けて、 利得が最適な計算値の第3の利得に設定される。

【0186】自動利得制御増幅部101では、受信信号 RSのプリアンブル信号の残りのY区間およびC16以 降のリファレンスC64やデータが受信信号レベルに応 じた第3の利得をもって増幅され、信号RXとしてA/ Dコンバータ103に出力される。A/Dコンバータ1 03では、受信信号RSのリファレンスC64やデータ 部分がアナログ信号からディジタル信号に変換され信号 RXDとして受信信号処理部106に供給される。との とき、A/Dコンバータ103の入力信号はA/Dコン バータ103を歪ませない最適な値に基づいた利得で増 幅されていることから、A/Dコンバータ103の出力 信号には歪みが発生しない。

【0187】受信信号処理部106においては、入力し たディジタル受信信号RXDがベースパンド信号bb re(実部)およびbb im(虚部)に変換され、べ ースバンド信号のサンプリング周波数が低い周波数に変 換される。そして、バースト検出部109による誤差検 出周波数△ f に基づいて周波数オフセットの補正が行わ れて、信号S106 (sy reおよびsy im)が 生成され、OFDM復調部107、遅延部108、およ びバースト検出部109に出力される。

【0188】遅延部108では、受信信号処理部106 の出力信号S106、すなわち信号sy геおよびs y imが、バースト検出のためにバースト周期分遅延 されて、信号S108としてバースト検出部109に出 40 力される。バースト検出部109では、受信信号処理部 106による信号S106(syreおよびsy i m)と遅延部108による遅延信号S108との自己相 関がとられ、またブリアンブル後半のC領域の前半で相 互相関がとられる。また、バースト検出部109におい ては、自己相関結果に基づいて検出窓回路10921に よりタイミング制御部110のピーク位置サーチ回路1 1001のピーク検出を行うための検出ウィンドウDW が生成され、タイミング制御部110のピーク位置サー チ回路11001に設定される。そして、相互相関結果 50 下限値以下の場合には、ピーク検出とみなさないように

【0189】ビーク位置サーチ回路11001では、と の検出ウィンドウDW内の相互相関結果である相互相関 電力値CCPの最大値とその時の位置が求められる。た だし、ここでは、検出ウィンドウDWの最後のところで 検出ウィンドウDW内でのピークがどこだったかを示す 位置情報しか得られない。次いで、位置/タイミング変 換回路11002において、ピーク位置サーチ回路11 001により得られた位置情報が時間軸上のタイミング に変換され、変換データに基づいて1シンボルをカウン トするタイミングカウンタ11003が最適なFFTタ イミング信号TFFTを発生(出力)し得るデータが、 タイミングカウンタ11003にプリセットされる。一 度プリセットされたカウンタ11003は、循環的に1 シンボルの期間をカウントしつづけ、毎シンボルごとに 一定のタイミングでFFTタイミング信号TFFTを出 し続ける。そして、ピークタイミングから所定時間後に 第3の同期検出信号S110(cpulse)が増幅利 得制御部111に出力され、プリセットデータがダウン カウントされた時点でFFTタイミング信号TFFTが OF DM復調部107に出力される。

【0190】第3の同期検出信号S110 (cpuls e)を受けた増幅利得制御部111では、初期モード、 すなわちトリガ信号 rxwndwの待ち受けモードに戻 る。以降、最適化された利得値はその後データ信号が終 了し、次のバースト検出開始まで固定される。

【0191】OFDM復調部107では、受信信号処理 部106の出力信号S106、すなわち信号sy re およびsy imがタイミング制御部110により供給 されるFFTタイミング信号TFFTに同期して高速離 散フーリエ変換されOFDM信号が復調される。

【0192】以上説明したように、本第1の実施形態に よれば、バースト検出部109および増幅利得制御部1 11により受信信号(パケット)の先頭に付加されてい る同期用のトレーニング信号(バースト信号)を用いて AGC制御と周波数オフセット補正を行い、引き続いて 相互相関検出用の検出ウィンドウ期間を設けて、タイミ ング制御部110で検出ウィンドウDW内で相互相関の ピーク検出を行い、ウィンドウの最後部(後方端)にお いてOF DMシンボル区間をカウントするカウンタ11 003にビーク位置に対応したデータをロードするの で、伝送路の状況によらずに、最適なFFTタイミング を設定することが可能となる。

【0193】また、検出用のウィンドウ幅を状況に応じ て可変とすることができ、これにより受信状況に応じて その幅を設定することができ、効率良く伝送路に応じた 最適なFFTタイミングを設定することが可能となる。 【0194】また、相互相関値に下限を設け、相関値が

構成することにより、たとえば、Oがずっと入力される場合、そのままだとビークがウィンドウ先頭または後端にあったことになってしまうことを防ぐことができる。

【0195】また、カウンタをダウンカウンタで構成し、0までカウントダウンした後のロード値を変更することにより、データシンボルの間に再同期用のリファレンスシンボルが挿入されたパケットに対しても、簡単にFFTタイミングの最適化が行える。

【0196】また、本第1の実施形態によれば、バースト検出開始を示すトリガ信号を受けると、最大値をもっ 10 て増幅するように利得制御信号を自動利得制御増幅部1 01に出力し、バースト検出部109により第1のバースト同期検出信号を受けると、受信信号電力観測部10 2で検出された受信信号電力値に基づいて第2の利得を計算し、当該第2の利得をもって増幅するように利得制御信号を自動利得制御増幅部101に出力し、第2の利得で増幅されたディジタル受信信号を受けて積分し受信信号電力値を求め、バースト検出部109により第2のバースト同期検出信号を受けると、求めた受信信号電力値に基づいて第3の利得を計算し、当該第3の利得をも 20って増幅するように利得制御信号を自動利得制御増幅部 101に出力する増幅利得制御部111を設けたので、以下の効果を得ることできる。

【0197】高速かつ正確なレベル補足を行うことが可能となる。その結果、無線LAN等のバースト同期型通信システムにおいて、高性能な受信品質を実現できる利点がある。

【0198】また、ブリアンブル信号が2段階に分けてバースト検出できる場合には、最初のバースト検出時に荒い利得制御を、次のバースト検出時に精密な利得制御を行うことで、最初のバースト検出のタイミングが誤った場合のリカバリーを行うことができる。また、ディジタル積分される信号のパターンを特定でき、より正確なレベル補足ができる。また、最初のバースト検出が誤りであった場合でも、2回目のバースト検出ができるか否かで判別ができ、誤ったタイミングでのレベル補足を回避できる。

【0199】なお、1回目のバースト検出の後、一定時間たっても2回目のバースト検出がなされなかった場合には、レベル補足をリセットして、レベル補足の第1段 40階に戻るようにすることで、次に来るバースト信号をより高確率で検出可能とすることができる。

【0200】また、同期転送モードをサポートしていて、データ信号中に一定期間ごとにリファレンス信号を 挿入してある場合には、リファレンス信号ごとにレベル 補足の徴調整を行うことで、マルチパス環境下でのレベ ル補足をより正確に実現することができる利点がある。

【0201】第2実施形態

図26は、本発明に係るFFTタイミング生成回路を適 形成された相互相関電力CCPを入力し、フレーム周期 用したパースト同期復調装置の第2の一実施形態を示す 50 カウンタ203により設定される期待タイミングを中心

42

ブロック構成図である。また、図27は、本第2の実施 形態に係る図26のバースト検出部およびタイミング制 御部の具体的な構成例を示す回路図である。

【0202】本第2の実施形態が上述した第1の実施形態と異なる点は、バースト検出部およびタイミング制御部にフレーム同期機能を追加したことにある。具体的には、本第2の実施形態では、フレーム同期用のデータ(既知)と入力データの相互相関を計算し、検出ウィンドウ内でかつ検出しきい値を超えたものにつきピーク検出を行い、同期が確立した後は、受信側(移動局側)の

出を行い、同期が確立した後は、受信側(移動局側)の基準クロックで数えたフレーム周期に基づいて検出ウィンドウを設定し、追従性と安定度の高いバースト同期システムを構成することにより、受信信号の復調タイミングのさらなる適正化を実現している。本第2の実施形態では、図14の構成に加えて、タイミング制御部110Aに、フレーム同期回路11004を設けている。

【0203】以下、本第2の実施形態のフレーム同期システムの基本原理、および図26および図27の新たに 追加された部分の具体的な構成および機能についてを順 を追って説明する。

【0204】このような動作条件を備えたフレーム同期 システムを実現するには、

A) 送信側(基地局側)のフレーム周期を受信側(移動局側)で忠実に再現する、

B)かつ、基地局のフレーム周期の変化に対する追従性 を高くするということが必要である。

【0205】A)の条件を満たすには、フレーム同期タイミングのずれを多くのフレームにわたって平均化することが必要である。実際に各フレームで検出できるずれは、1クロック単位であるが、これを多数集めて平均化すると少数点以下の精度で送信側(基地局側)の周期を再現できる。しかし、このままだと、B)の条件、すなわち基地局側のフレーム周期が変化した場合に追従することができない。これは平均化回路に大きなずれ量が入力しても、平均結果にすぐに反映されないからである。そこで、しきい値を超える相関値が得られた場合、そのピークタイミングを使ってフレームカウンタ自体を直接補正する。1フレーム当たりのフレーム周期の変化量が検出ウィンドウ幅の半分以下であれば、相関検出できている限り追従することが可能である。

【0206】図28は、図27のフレーム同期回路の構成例を示すブロック図である。このフレーム同期回路11004は、図28に示すように、ピーク検出回路201、同期判定回路202、フレーム周期カウンタ203、平均化回路204、および補正値セット回路としての加算器205を有している。

【0207】ピーク検出回路201は、バースト検出部 109Aの相互相関用絶対値計算回路10916により 形成された相互相関電力CCPを入力し、フレーム周期 カウンタ203により設定される期待タイミングを中心

として設定した検出ウィンドウDTW内で、かつ検出しきい値 t h _ c c を超えたものにつきビーク検出を行い、期待タイミングとビーク検出位置とのずれを信号S 2 0 1 として平均化回路2 0 4 に出力する。また、ビーク検出回路2 0 1 は、検出ウィンドウDTW内でビーク検出を行った場合に、そのピーク値が検出しきい値 t h _ c c を超えていない場合(小さい場合)には相関は未検出と判定してずれ量を示す信号S 2 0 1 を平均化回路 2 0 4 に出力しない。また、ピーク検出回路2 0 1 は、最初にフレーム同期を引き込む場合には、検出ウィンドウを常に開けた状態で相関ビーク検出を行い、最初に検出しきい値 t h _ c c を超えた時点を同期検出とみなして制御を開始する。

【0208】同期判定回路202は、ビーク検出回路201の出力信号S201aを受けて同期検出が行われたか否かを判定し、同期検出が行われた場合に、ビーク検出回路201の出力信号S201aによりフレーム周期カウンタ203の、たとえば同期検出の期待タイミングのカウント値(たとえば0)としてセットさせる。

【0209】フレーム周期カウンタ203は、自局の基 20 準クロックによってフレーム周期をカウントするカウンタで、セットされるカウント値を動作周期とし、この動作周期に基づいて、ビーク検出回路201に指示する検出ウィンドウDTWの窓タイミングを生成する。なお、同期が確立した後、受信側(移動局側)の基準クロックで数えたフレーム周期に基づいて検出ウィンドウが設定される。また、フレーム周期カウンタ203は、加算器205の出力により補正値が信号S205としてロードされてカウント値が補正される。そして、フレーム周期カウンタ203は、補正されたカウント値に基づく期待30タイミングでFFTタイミング信号TFFTの出力タイミングを微調整するように信号S203をタイミングカウンタ11003Aに出力する。

【0210】平均化回路204は、ビーク検出回路201により信号S201として入力されたフレーム同期のビーク検出結果とフレーム周期カウンタ203による同期検出の期待タイミングのずれを平均化し、その結果を補正値S204として加算器205に出力する。平均化回路204は、積分回路を含み、出力のうちある範囲の上位ビット(整数部)を第1の補正値ADJ1として、この上位ビットを差し引いた下位ビット(小数部)部分は符号を含めて積算回路によって毎フレームごとに積算し、そのキャリィ周期に対応して第1の補正値ADJ1に対してさらに第2の補正値ADJ2、たとえば±1の補正を加え、補正値S204として加算器205に出力する。

【0211】図29は、図28の平均化回路204の構成例を示す回路図である。この平均化回路204は、図29に示すように、遅延部2041,2042、加算器2043,2044,2045、増幅器2046,20

47、絶対値計算回路2048、セレクタ2049.2050、および数値制御発振器(NCO)2051を有している。そして、遅延部2041,2042、加算器2043,2044、および増幅器2046,2047により積分回路が構成されている。

【0212】図29の平均化回路204は、ずれの値を符号付8ビット、平均化回路204の出力を符号付17ビットとした場合である。積分回路の直接および積分のゲイン設定にもよるが、上位7ビットを「整数」部分とみなすと、最大9ビットシフトになるので500回程度の平均に相当する。そして、下位ビットの部分を数値制御発振器(NCO)2051に入力することで、少数点以下のずれを足し合わせて、1クロック相当分になったところで、前述の整数部分とを加算器2045で合わせて補正データS204とする。

【0213】この構成により、上記の例では送信側(基地局)と受信側(移動局)の基準クロック誤差を約100分の1クロックの精度で補正できる。これは数百フレーム連続でフレーム同期の相関検出ができない伝送状況が続いてもフレーム同期は保ったままであることを意味する。伝送状況が回復後、直ちに送受信動作に移ることができる。

【0214】図30は、図29の数値制御発振器(NCO)の構成例を示す回路図である。この数値制御発振器2051は、図30に示すように、加算器20511、フリップフロップ(FF)20512、20513、オーバーフロー検出回路20514を有している。すなわち、数値制御発振器2051は、入力ビット幅と同じビット幅の積分回路で構成されている。

【0215】図31(A),(B)は、下位ビットの積算の様子を示す図である。図31(A)は入力ncoinが0より大きい場合、図31(B)は入力ncoinが0より小さい場合をぞれぞれ示している。符号を付けて11ビットの入力ncoinが0より大きい場合、入力ncoinは「010(16進数)」、「100(16進数)」の場合であり、入力ncoinが0より小さい場合、入力ncoinは「101(16進数)」、「011(16進数)」の場合である。そして、オーバーフロー、ゼロクロス時にキャリィを第2の補正値AD

【0216】図32は、図30の数値制御発振器のオーバーフロー検出の状態を示す図である。図32に示すように、ディフォルトの場合、第2の補正値ADJ2は0である。

40 J2(±1)として出力する。

【0217】「010」の場合、入力ncoin[10]が0、フリップフロップ20512の出力nco[10]が1、フリップフロップ20513の出力ovfが0である。との場合のncoステータスは、ncoin>0、かつ、ncoオーバーフローであり、第2の 補正値ADJ2は+1となる。

【0218】「011」の場合、入力ncoin〔10〕が1、フリップフロップ20512の出力nco〔10〕が1、フリップフロップ20513の出力ovfが0である。この場合のncoステータスは、ncoin<0、かつ、ncoゼロクロスであり、第2の補正値ADJ2は-1となる。

45

【0219】「100」の場合、入力ncoin〔10〕が0、フリップフロップ20512の出力nco〔10〕が0、フリップフロップ20513の出力ovfが1である。との場合のncoステータスは、ncoin>0、かつ、ncoゼロクロスであり、第2の補正値ADJ2は-1となる。

【0220】「101」の場合、入力ncoin〔10〕が1、フリップフロップ20512の出力nco〔10〕が0、フリップフロップ20513の出力ovfが1である。この場合のncoステータスは、ncoin<0、かつ、ncoアンダーフローであり、第2の補正値ADJ2は-1となる。

【0221】加算器205は、平均化回路204による 補正値を基準の周期に加算し、フレーム周期の補正値と 20 してフレーム周期カウンタ203のカウント値としてセットする。

【0222】次に、図28のフレーム同期回路11004の動作を、図33(A)~(D)、図34(A)~(D)、はよび図35(A)~(D)に関連付けて説明する。

[0223] 図33 (A) ~ (D)、図34 (A) ~

(D)は、本第2の実施形態に係るフレーム同期の動作タイミング例を示すタイミングチャートである。なお、図33(A)は検出ウィンドウDTW、図33(B)は 30相互相関電力CCP、図33(C)はずれを示す信号S201、図33(D)はフレーム周期カウンタ203のカウント値CNTをそれぞれ示している。同様に、図34(A)は検出ウィンドウDTW、図34(B)は相互相関電力CCP、図34(C)はずれを示す信号S201、図34(D)はフレーム周期カウンタ203のカウント値CNTをそれぞれ示している。

【0224】また、図35(A)~(D)は、本第2の実施形態に係るフレーム同期の初期引き込み時の動作タイミング例を示すタイミングチャートである。図35(A)は検出ウィンドウDTW、図35(B)は相互相関電力CCP、図35(C)は連続同期数CSN、図35(D)は同期フラグFLGをそれぞれ示している。【0225】まず、図33(A)~(D)に関連付けてフレーム同期の動作について説明する。

【0226】この場合、検出ウィンドウDTWは、図33(A),(D)に示すように、カウンタ値100を中心に幅7クロックで設定されている。この例では、実際の相互相関電力(相関値)CCPのピークは、ピーク検出回路201で、図33(B),(D)に示すように、

カウンタ値100ではなく2クロックずれた98で得られている。とれは基地局の基準クロックでカウントしたフレーム周期の方が移動局側の基準クロックでカウントしたフレーム周期より長いことを意味する。すなわち、移動局側のクリスタルの発振周波数が高い。このような場合には、フレームカウンタの値を+2してやれば、次回のフレームでは理想的には相関ピークは同じ位置98で得られる。このずれ量+2は、信号S201として平均化回路204に入力されており、受信フレーム数の増加につれて補正値出力は0から+2に近づいていく。こ

46

【0227】次に、図34(A)~(D)に関連付けてフレーム同期の動作について説明する。これは、検出ウィンドウ内で相関値がしきい値を超えなかった場合の動作が示してある。

れにより、相関値のビーク検出は期待タイミングのカウ

ンタ値100で得られるようになる。

【0228】この状態は、たとえば受信状況が一時的に悪化した場合などに生じる。このような場合、検出ウィンドウDTW内での相関ビークは必ずしも意味のあるものではない。そのようなビーク検出タイミングに基づいてフレーム周期カウンタを制御するとフレーム同期はずれの原因となる。そのため、相関値がしきい値を超えない場合には、フレーム周期カウンタ203のカウント値の修正および平均化回路204へのデータ入力は行わない。

【0229】次に、図35(A)~(D)に関連付けて 初期引き込み時の動作を説明する。

【0230】最初にフレーム同期を引き込む場合には、 検出ウィンドウを常に開けた状態で相互相関値のビーク 検出を行い、最初にしきい値を超えた時点を同期検出と みなして制御を開始する。この例では、連続3回の同期 検出で、同期確立と同期判定回路20により判定され る。次回以降そのタイミングで相関値のビーク検出がで きればフレーム同期がとれた状態であり、連続して同じ タイミングで相関検出できなければ、最初の検出は誤検 出とみなされ、図35(C)に示すように、初期の相関 検出待ち状態に戻る。

[0231]本第2の実施形態によれば、上述した第1の実施形態の効果に加えて、伝送路の状態が安定でない無線通信において、一度確立したフレーム同期を比較的長い間保ち続けることができる。また、Wireless1394のように基地局のフレーム周期が他のシステムに追従しなければならないような場合について、同期の精度と追従性という本来相反する性能を両立させることができるという利点がある。その結果、伝送路の状況によらずに、最適なFFTタイミングを設定することが可能となる。

【0232】なお、上述した第2の実施形態では、ビーク検出用のしきい値として一つのしきい値を用いた場合 50 を例に説明したが、複数のしきい値を用いてカウンタの

る。

ルにおいてデータ部の前にそのデータの最後の部分を繰 り返すガードインターバルを付加する手法(Cvclic Ext ension法)を説明するための図である。

セットやずれの平均化回路への取り込み制御を行う等、 種々の態様が可能である。たとえば第1のしきい値と、 との第1のしきい値より低い第2のしきい値を用い、相 関値のピークが第1のしきい値より大きい場合には、カ ウンタのセットおよびずれの取り込みを行い、第2のし きい値より小さい場合には、カウンタのセットは行わな いが、ずれの取り込みは行うようにする等のより細かな 制御を行うようにすることも可能である。

【図8】(A)~(D)は、FFTへのデータ取り込み タイミングについての例を示す図である。

[0233]

【図9】図1の自動利得制御増幅部の具体的な構成を示 す回路図である。

【発明の効果】以上説明したように、本発明によれば、 伝送路の状況によらずに、最適なFFTタイミングを設 定することが可能となる。

【図10】図9の利得制御増幅器の利得制御特性例を示 す図である。

【0234】また、検出用のウィンドウ幅を状況に応じ て可変とすることができ、これにより受信状況に応じて その幅を設定することができ、効率良く伝送路に応じた 最適なFFTタイミングを設定することが可能となる。

【図11】受信信号の入力レベルに対する受信信号電力 10 観測部の出力特性を示す図である。

【0235】また、相互相関値に下限を設け、相関値が 下限値以下の場合には、ピーク検出とみなさないように 構成することにより、たとえば、0がずっと入力される 場合、そのままだとピークがウィンドウ先頭または後端 20

【図12】図1の受信信号処理部の具体的な構成例を示 す回路図である。

にあったことになってしまうことを防ぐことができる。 【0236】また、カウンタをダウンカウンタで構成 し、0までカウントダウンした後のロード値を変更する

【図13】図1のOFDM復調部の構成を説明するため の図である。

ことにより、データシンボルの間に再同期用のリファレ ンスシンボルが挿入されたパケットに対しても、簡単に FFTタイミングの最適化が行える。 【0237】また、本発明によれば、伝送路の状態が安

【図14】図1のバースト検出部およびタイミング制御 部の具体的な構成例を示す回路図である。

定でない無線通信において、一度確立したフレーム同期 を比較的長い間保ち続けることができる。また、Wir eless1394のように基地局のフレーム周期が他 30 のシステムに追従しなければならないような場合につい て、同期の精度と追従性という本来相反する性能を両立 させることができる。

【図15】図14の自己相関回路の構成例を示す回路図 である。

【図面の簡単な説明】

【図16】図14の相互相関回路の構成例を示す回路図 である。

【図1】本発明に係るFFTタイミング生成回路を適用 したバースト同期復調装置の一実施形態を示すブロック 構成図である。

【図17】(A)~(D)は、相互相関ピーク位置とカ ウンタへのロードデータとの関係を示す図である。

【図2】 I E E E 8 0 2 . 1 1 a システムの代表的なブ リアンブル信号を含むバースト信号部を示す図である。

【図3】BRANシステムの代表的なブリアンブル信号 40

【図18】(A)~(D)は、タイミングカウンタ(シ ンボルカウンタ)の動作タイミングを示す図である。 【図19】(A)~(G)は、バースト検出部の自己相

関処理から同期検出信号xpulseおよびypuls

eを出力するまでのタイミングチャートを示す図であ

を含むバースト信号部を示す図である。 【図4】Wireless1394システムの代表的な 【図20】(A)~(G)は、バースト検出部の相互相 関処理から同期検出信号cpulseおよびFFTタイ ミング信号TFFTを出力するまでのタイミングチャー トを示す図である。

ブリアンブル信号を含むバースト信号部を示す図であ

【図21】本発明に係る増幅利得制御部における利得制 御動作の第1段階を説明するためのフローチャートであ

【図5】Wireless1394システムにおいて一 定期間以上のデータ信号区間にリファレンス信号REF

【図22】本発明に係る増幅利得制御部における利得制 御動作の第2段階を説明するためのフローチャートであ

を挿入している信号形態を示す図である。 【図6】Wireless1394システムにおけるフ

【図23】本発明に係る増幅利得制御部における利得制 御動作の第3段階を説明するためのフローチャートであ

レーム構造を示す図である。

【図24】図1の増幅利得制御部の具体的な構成例を示 す回路図である。

【図25】図24の増幅利得制御部の動作を説明するた めのタイミングチャートを示す図である。

【図7】(A) および(B) は、OF DM データシンボ 50

【図26】本発明に係るFFTタイミング生成回路を適 用したバースト同期復調装置の第2の実施形態を示すブ ロック構成図である。

【図27】本第2の実施形態に係る図26のバースト検

出部およびタイミング制御部の具体的な構成例を示す回 路図である。

【図28】図27のフレーム同期回路の構成例を示すブロック図である。

【図29】図28の平均化回路の構成例を示す回路図である。

【図30】図29の数値制御発振器(NCO)の構成例 を示す回路図である。

【図31】(A),(B)は、図29の数値制御発振器(NCO)の下位ピットの積算の様子を示す図である。 【図32】図30の数値制御発振器のオーバーフロー検出の状態を示す図である。

【図33】(A)~(D)は、本第2の実施形態に係る フレーム同期の動作タイミング例を示すタイミングチャ ートである。

【図34】(A)~(D)は、本第2の実施形態に係る フレーム同期の動作タイミング例を示すタイミングチャ ートである。


【図35】(A)~(D)は、本第2の実施形態に係る 13…フリップフロップ(FF)、2 フレーム同期の初期引き込み時の動作タイミング例を示*20 ーフロー検出回路、205…加算器。

* すタイミングチャートである。

【符号の説明】

10、10A…バースト同期復調装置、101…自動利 得制御增幅部(AGCAMP)、102…受信信号電力 観測部、103…A/Dコンパータ(ADC)、104 …ディジタル/アナログ (D/A) コンバータ (DA C) 105…A/Dコンバータ(ADC)、106… 受信信号処理部、107…OFDM復調部(DEMO D)、108…遅延部(DLY)、109, 109A… 10 バースト検出部 (BDT)、110、110A…タイミ ング制御部 (TMG)、111…増幅利得制御部 (AG CTL)、1071…FFT処理部、201…ピーク検 出回路、202…同期判定回路、203…フレーム周期 カウンタ、204…平均化回路、 2041, 2042 …遅延部、2043~2045…加算器、2046, 2 047…増幅器、2048…絶対値計算回路、204 9. 2050…セレクタ、2051…数値制御発振器 (NCO)、20511…加算器、20512, 205 13…フリップフロップ (FF)、20514…オーバ

【図1】



【図2】


JEEE802.11a


B16	B16 B16 B16	R15 B16 B16	B16 B	16 B16	283	C64	C84
514	2.0 2.0 0.0	2.0 2.0 2.0	1				

[図3]


BRAN


·			
A16 IA16 A16 IA16 IA16 B16	B16 B16 B16 B16	C32 C64	C64







【図8】












【図13】




[図12]




【図14】




[図30]







【図17】




【図19】




【図20】



【図24】




【図25】




[図32]

case	ovf	nco[10]	ncoin[10]	ADJ 2	, nco status
010	0	1	0	+1	ncoin > 0 & nco overflow
011	0	1	1	-1	ncoin < 0 & nco zero cross
100	1	0	0	+1	ncoin > 0 & nco zero cross
101	1	0	1	-1	ncoln < 0 & nco underflow
default	_		-	0	accumulating


【図26】




【図27】



[図35]





【図28】



【図29】

<u> 204</u>





[図34]

